2014 Fiscal Year Research-status Report
原子レベル平坦界面トランジスタによる電気的特性ばらつき・ノイズの極小化
| Project/Area Number |
26820121
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
黒田 理人 東北大学, 工学(系)研究科(研究院), 准教授 (40581294)
|
|---|
| Project Period (FY) |
2014-04-01 – 2016-03-31
|
| Keywords | 電子デバイス・機器 / 電子デバイス・集積回路 / しきい値ばらつき / ランダムテレグラフノイズ / 原子レベル平坦化 |
|---|
| Outline of Annual Research Achievements |
ゲート絶縁膜／Si界面の原子レベル平坦化技術を大規模集積回路製造工程に導入し、大規模アレイトランジスタ回路を用いてチップ当たり100万個超のトランジスタの電気的特性を測定し、しきい値ばらつき、ランダムテレグラフノイズ（RTN）の低減効果を明らかにした。
具体的には、シャロートレンチアイソレーション（STI）素子分離を用いた微細プロセステクノロジーにおいて、原子レベル平坦化処理後の平坦性維持に係るプロセス導入時に発生する可能性があったSTI端を流れる電流成分を抑制するために、下記のA、Bの方針に基づく2通りのプロセス技術を開発し、いずれのプロセス技術を用いた際にもトランジスタ特性に副作用を発現させることなく、ゲート絶縁膜／Si界面の原子レベル平坦化を両立する条件を明かにした。
A.原子レベル平坦化プロセスをプロセス初期に行い、STIをエッチングによって掘り込んだ直後に自己整合的にチャネルストップイオン注入を行う。
B.STI形成工程は従来から変更せず、ゲート絶縁膜形成直前に850℃以下の原子レベル平坦化プロセスを導入する。
さらに、ゲート幅/ゲート長が0.24um/0.28umのトランジスタにおいて、しきい値ばらつきの標準偏差が従来の22.3mVから21.2mVに低減することを明らかにした。また、RTNについては、ゲート幅/ゲート長が0.24um/0.28umのトランジスタにおいて、131万個のトランジスタの測定結果から、RTNに起因するノイズ電圧1.0mV以上のトランジスタの発生割合が従来から1桁以上低減することを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成26年度にゲート絶縁膜／Si界面の原子レベル平坦化を大規模集積回路製造工程に導入する為のプロセス技術を2種類の方針に基づき開発し、多数のプロセス条件を変更した素子試作を行い、測定・評価を行った結果、いずれの方針に基づいた場合においてもトランジスタ特性に不具合を与えることなく、原子レベル平坦化を達成することが出来る条件を見出した。よって、平成27年度には開発した条件を用いて試作ウェハ枚数を増やしたり、他のプロセス技術との組み合わせをおこなったりすることで測定素子個数のさらなる増加による統計的評価の拡充やプロセス技術の組み合わせの効果を明らかにする等の、解析を行うことに注力できる。なお、原子レベル平坦化技術の導入によって、しきい値ばらつき、ランダムテレグラフノイズについて低減効果があることが既に測定結果より明らかになっている。
|
| Strategy for Future Research Activity |
平成26年度に開発を行ったゲート絶縁膜／Si界面の原子レベル平坦化プロセスの導入技術を適用し、試作ウェハ枚数を増やして測定個数をさらに増加させ、統計的な測定結果をさらに拡充させる。また、解析を重点化させ、原子レベル平坦化を導入した際のランダムテレグラフノイズの捕獲・放出時定数について調査を行う。また、低不純物能動SOI基板を用いた素子の試作を行い、界面の平坦性との組み合わせの効果を明らかにする。以上から、原子レベル平坦化技術を導入によるトランジスタの電気的特性、ノイズの低減効果を定量的に明らかにしていく。
|
| Causes of Carryover |
次年度使用額は、今年度の研究を効率的に推進したことに伴い発生した未使用額である。
|
| Expenditure Plan for Carryover Budget |
平成27年度請求額と合わせ、平成27年度の研究遂行に使用する予定である。具体的には、原子レベル平坦化プロセスを有する大規模アレイテスト回路の試作費、測定のための電子部品、成果発表旅費や論文投稿料等に使用する。
|
-
[Journal Article] Atomically Flattening of Si Surface of Silicon on Insulator and Isolation-Patterned Wafers2015
Author(s)
Tetsuya Goto, Rihito Kuroda, Naoya Akagawa, Tomoyuki Suwa, Akinobu Teramoto, Xiang Li, Toshiki Obara, Daiki Kimoto, Shigetoshi Sugawa, Tadahiro Ohmi, Yutaka Kamata, Yuki Kumagai, and Katsuhiro Shibusawa
-
Journal Title
Japanese Journal of Applied Physics
Volume: 54
Pages: 04DA04-1-7
DOI
Peer Reviewed / Acknowledgement Compliant
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Atomically Flattening of Si Surface of SOI and Isolation-patterned Wafers2014
Author(s)
T. Goto, R. Kuroda, N. Akagawa, T. Suwa, A. Teramoto, X. Li, S. Sugawa, T. Ohmi, Y. Kumagai, Y. Kamata, and T. Shibusawa
Organizer
2014 International Conference on Solid State Device and Materials
Place of Presentation
つくば国際会議場（茨城県・つくば市）
Year and Date
2014-09-08 – 2014-09-11
-
-
[Presentation] A Novel Analysis of Oxide Breakdown based on Dynamic Observation using Ultra-High Speed Video Capturing Up to 10,000,000 Frames Per Second2014
Author(s)
Rihito Kuroda, Fan Shao, Daiki Kimoto, Kiichi Furukawa, Hidetake Sugo, Tohru Takeda, Ken Miyauchi, Yasuhisa Tochigi, Akinobu Teramoto and Shigetoshi Sugawa
Organizer
2014 IEEE International Reliability Physics Symposium
Place of Presentation
Waikoloa, USA
Year and Date
2014-06-03 – 2014-06-05
-
-
