1989 Fiscal Year Annual Research Report
冗長符号化による超高速算術演算回路の高信頼化設計に関する研究
| Project/Area Number |
63460134
|
|---|
| Research Institution | KYOTO UNIVERSITY |
|---|
Principal Investigator |
矢島 修三 京都大学, 工学部, 教授 (20025901)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岩間 一雄 京都産業大学, 工学部, 助教授 (50131272)
荻野 博幸 京都大学, 工学部, 教務職員 (40144323)
石浦 菜岐佐 京都大学, 工学部, 助手 (60193265)
高木 直史 京都大学, 工学部, 助手 (10171422)
平石 裕実 京都大学, 工学部, 助手 (40093299)
|
|---|
| Keywords | 算術演算回路 / ハ-ドウェアアルゴリズム / 耐故障設計 / オンライン誤り検出 / 論理シミュレ-ション / 故障シミュレ-ション / テスト生成 / 冗長符号化 |
|---|
| Research Abstract |
冗長符号化による超高速算術演算回路の高信頼化設計に関して、昨年度の研究成果をふまえ、1)冗長符号化による算術演算用ハ-ドウェアアルゴリズムの開発とそれに基づく回路の耐故障化設計、2)回路の設計検証およびテスト生成等の設計支援、という2つの面から研究を行い、主に以下の研究成果を得た。
1.算術演算用ハ-ドウェアアルゴリズムの開発とそれに基づく回路の耐故障化設計の研究
(1)昨年度提案した、冗長2進表現を用いた高速除算器に対する剰余符号を用いたオンライン誤り検出可能化設計手法を改良し、より少ない付加回路で誤り検出ができることを示した。この結果を論文誌に発表した。
(2)公開鍵暗号系の暗号化/復号化等における基本演算である、大きな整数を法とする剰余乗算に対して、冗長表現を用いた高速のハ-ドウェアアルゴリズムを提案した。この結果は論文誌に投稿中である。
2.回路の設計検証等の設計支援の研究
(1)論理回路のタイミング検証の新しいアプロ-チとして提案した時間記号論理シミュレ-ションに関する研究を進めた。この結果を国際会議で発表した。
(2)論理設計の形式的検証において対象を形式的に記述するために提案した正則時相論理に関する研究を進め、順序機械の設計検証に適用した。この結果を国際会議で発表した。
(3)論理関数の素項生成法、論理関数の表現法、ハ-ドウェア設計言語等の研究を行い、その成果を論文誌や国際会議で発表した。
|
Research Products
(6 results)
-
[Publications] 越智裕之: "共有展開に基づくベクトル計算機向き論理関数素項生成法" 電子情報通信学会論文誌. J72-D-I. 652-659 (1989)
-
[Publications] Kazuo Iwama: "Satisfiability Test by Counting and Polynomial Average Time" SIAM Journal of Computing. 18. 385-391 (1989)
-
[Publications] 高木直史: "オンライン誤り検出可能な高速配列型除算器" 電子情報通信学会論文誌. J73-D-I. 148-153 (1990)
-
[Publications] Nagisa Ishiura: "Time-Symbolic Simulation for Accurate Timing Verification of Asynchronous Behavior of Logic Circuits" Proc.26th ACM/IEEE Design Automation Conference. 497-502 (1989)
-
[Publications] Hiromi Hiraishi: "Design Verification of Sequential Machines Based on ε-free Refular Temporal Logic" Proc.Computer Hardware Description Languages and Their Applications. 249-264 (1989)
-
[Publications] Shin-ichi Minato: "Fast Tautology Checking Using Shared Binary Decision Diagram-Benchmark Results-" Proc.IFIP International Workshop on Applied Formal Methods for Correct VLSI Design. 580-584 (1989)
