流れ形処理概念によるデ-タ駆動形超並列処理方式に関する研究

1989 Fiscal Year Annual Research Report

• Project/Area Number: 63850067
• Research Institution: Osaka University
• Principal Investigator: 寺田 浩詔 大阪大学, 工学部, 教授 (80028985)
• Co-Investigator(Kenkyū-buntansha): 西川 博昭 大阪大学, 工学部, 助手 (60180593) ; 笹尾 勤 九州工業大学, 情報工学部, 助教授 (20112013)
• Keywords: 超並列アルゴリズム / VLSI / 超並列処理方式 / デ-タ駆動 / 図的言語 / 流れ形処理概念

Research Abstract

本年度は、昨年度に行った流れ形処理概念によるデ-タ駆動形超並列処理方式の基礎的検討をさらに発展させ、以下のような成果を得た。
1.宣言的仕様記述に基づくデ-タ駆動形超並列プログラム生成の研究
デ-タ駆動形超並列処理プログラムの生成法を検討し、従来のプログラミング言語に比較して、はるかに高い水準の図的な手法を含む多面的な仕様記述から、直接的に超並列実行可能なデ-タ駆動プログラムを生成する手法を確立するとともに、プロトタイプの第一版を構築した。
この手法では、(1).仕様記述水準で無矛盾性が保証されるため、デ-タ駆動形並列プログラムの安全性を保証する条件として、従来から提唱されているWell-Formed性に代えて、より緩やかなWell-Behaved性を採用できること、(2).超並列処理に関する完結した文脈が獲得され、多様な構造対デ-タの各々の特性を活用した汎用性のある超並列処理が実現されること、さらに、(3).流れ形処理方式の有する自律分散処理性および高度並列連想処理能力を活用すれば、従来提案されているシステムに比較して格段に高い処理能力を発揮する構造体デ-タ処理システムが実現可能であることが見出された。(研究発表の1〜4、6番目参照)
2.デ-タ駆動形超並列処理システムの研究
流れ形処理概念に基づく1ボ-ド型デ-タ駆動プロセッサシステムに関して研究し、(1).処理性能として20MOPSが達成されること(2).このシステムのALU,実行制御自身は、40MPLOPS,50M連想/秒以上の性能を実現することが判明した。この応用に関しても、神経回路網モデルや高速バケット交換方式について検討し、超多重処理を自然に実行するデ-タ形超並列処理の特長によって、高性能かつ柔軟な機能を持つシステムが構成可能であることを確認した。(研究発表の1,3〜6番目参照)

Research Products

• [Publications] Komori,S: "The data-driven microprocessor" IEEE MICRO. 9-3. 45-59 (1989)
• [Publications] 寺田浩詔: "VLSI向きデ-タ駆動型プロセッサ" 電子情報通信学会誌. 72-7. 742-749 (1989)
• [Publications] Yamasaki,T.: "VLSI implementation of a variable-length pipeline scheme for data-driven processors" IEEE Journal of Solid-State Circuits. 24-4. 933-937 (1989)
• [Publications] Komori,S.: "A 40MFLOPS 32-bit floating-point processor with elastic pipeline scheme" IEEE Journal of Solid-State Circuits. 24-5. 1341-1347 (1989)
• [Publications] 寺田浩詔: "通信網の発展と情報化社会-通信網の将来展望と社会へのインパクト-" 電子情報通信学会誌. 73-1. 10-13 (1990)
• [Publications] Takata.H.: "A 100 mega-access per second matching memory for a data-driven microprocessor" IEEE Journal of Solid-State Circuits. 25-1. (1990)