流れ形処理概念によるデ-タ駆動形超並列処理方式に関する研究

1990 Fiscal Year Annual Research Report

• Project/Area Number: 63850067
• Research Institution: Osaka University
• Principal Investigator: 寺田 浩詔 大阪大学, 工学部, 教授 (80028985)
• Co-Investigator(Kenkyū-buntansha): 西川 博昭 大阪大学, 工学部, 助手 (60180593) ; 笹尾 勤 九州工業大学, 情報工学部, 助教授 (20112013)
• Keywords: 超並列アルゴリズム / VLSI / 超並列処理方式 / デ-タ駆動 / 図的言語 / 流れ形処理概念

Research Abstract

本研究の目的は,デ-タ駆動原理によるシステム構成原理〔流れ形処理概念〕を導入し,自律分散制御パイプライン構造に基づく,デ-タ駆動形超並列処理方式を確立することにあった。本研究の最終年度にあたる本年度は,昨年度までの研究成果を受け,超並列プログラム生成,超並列システムならびにその応用に関して,以下のような成果を得た。
1.多面的仕様記述からデ-タ駆動形超並列プログラム生成の研究
対象とする問題を多様な側面から各々に適した形式を用いて表現できる,多面的仕様記述手法を提案するとともに,この仕様記述から直接的に超並列実行可能なデ-タ駆動プログラムを生成する方式を検討して,そのプロトタイプを構築した。〔研究発表の2番目,3番目参照〕
2.デ-タ駆動形超並列処理システムの研究
超並列処理の実行原理として,履歴依存処理に,状態依存処理とファイル処理を導入したデ-タ駆動型処理モデルが有望であることを明らかにし,このモデルに基づくデ-タ駆動形超並列処理プログラムの実験的に検証するために,既に提案した流れ処理概念に基づく1ボ-ド型デ-タ駆動プロセッサを処理要素とし,マルチプロセッサ構成によるエミュレ-ションシステムを構築した。また,触媒リングと呼ぶエラスティックパイプライン構造を基礎とする,流れ形処理概念による高度並列連想処理方式を提案するとともに,その評価環境を先のエミュレ-ションシステム上に試作した。さらに,この1ボ-ド型デ-タ駆動プロセッサの1チップ版の試作を通じて,50MOPS(Mega OperationsPer Second)以上の処理性能が実現されることを実証した。超並列処理方式の応用に関しても,神経回路網モデルや高速パケット交換方式について検討し,高性能かつ柔軟な機能を持つ超並列システムが構成可能であることを明らかにした。〔研究発表の1番目,2番目,4番目〜6番目参照〕

Research Products

• [Publications] 高田 英裕: "デ-タ駆動形プロセッサ用高速マッチングメモリ" 電子情報通信学会集積回路研究会. ICD90ー14. 51-57 (1990)
• [Publications] 西川 博昭: "超高位図的仕様記述環境(AESOP)の構想" 情報処理学会コンピュ-タア-キテクチャ研究会. ARCー83ー2. 7-12 (1990)
• [Publications] 西川 洋一郎: "超高位図的仕様記述環境(AESOP)のプロトタイプの開発" 情報処理学会コンピュ-タア-キテクチャ研究会. ARCー83ー3. 13-18 (1990)
• [Publications] Hiroaki NISHIKAWA: "Advanced Software Technologies Implementing Intelligent and UserーFriendly ServicesーTrends of Recent Research Activities" Proc.of International Conference on Communication Systems. 2. 11.2.1-11.2.5 (1990)
• [Publications] Shinji KOMORI: "A 50 MFLOPS superpipelined dataーdriven microprocessor" Proc.of International Solid State Circuit Conference. 38. 92-93,294 (1991)
• [Publications] 寺田 浩詔: "通信ソフトウェアの特徴と課題" 電子情報通信学会学会誌. 74. 104-108 (1991)