ダブルパターンマッチング用4値CMOS集積回路の試作とその多値情報処理への応用

1988 Fiscal Year Annual Research Report

• Project/Area Number: 63850083
• Research Institution: Tohoku University
• Principal Investigator: 樋口 龍雄 東北大学, 工学部, 教授 (20005317)
• Co-Investigator(Kenkyū-buntansha): 鹿股 昭雄 仙台電波高専, 助教授 (20044654) ; 亀山 充隆 東北大学, 工学部, 助教授 (70124568)
• Keywords: 4値CMOS集積回路 / ダブルパターンマッチング / パターンマッチングセル / 多値情報処理

Research Abstract

Tゲートは、その汎用性、論理設計の容易さ、回路実現の容易さなど優れた特長を有している。本研究者らはすでにTゲートを基本ブロックとしたダブルパターンマッチング用4値NMOS集積回路の試作に成功し、その有用性を実証した。
本研究では、低消費電力性、コンパクト性などの点で、Tゲートよりも優れた性能を有する4値相補型パスゲート(以下4値CPゲートと称す)を提案している。この4値CPゲートは、多レべルイオン注入技術を用いたCMOSダウンリテラル回路と、対称性を有するNMOSおよびPMOSパストランジスタを組み合わせることにより構成することができる。
まず、4値CPゲートの動作確認のため、電子回路解析プログラムSPICE2を用いてシミュレーションを行った。解析に必要なパラメータ値は、東北大学カスタムLSI設計作成システムで得られた実測データに基づき算出した。最小チャネル長は、2λ=10μmである。評価のため、4値CPゲートにより構成される4値量子化回路について、遅延時間、消費電力、トランジスタ数を求めた。その結果、4値Tゲートにより4値量子化回路を構成した場合と比べて、本構成法の場合遅延時間は同程度であるが、消費電力およびトランジスタ数については優れていることを明らかにした。
次に、ダブルパターンマッチングが可能な4値CMOS集積回路の4値CPゲートによる構成法を与えた。この集積回路を4値パターンマッチングセルと呼ぶ。4値パターンマッチングセルを、近傍画素の数だけ直列に接続し、それぞれのセルに並列に画像データを入力することにより、近傍演算を行う画像処理プロセッサのアーキテクチャを明らかにすることができた。

Research Products

• [Publications] 亀山充隆: 電子情報通信学会論文誌. J71ーD. 636-643 (1988)
• [Publications] 亀山充隆: システムと制御. 32. 575-583 (1988)
• [Publications] 亀山充隆: 電子情報通信学会論文誌. J72ーA. 198-207 (1989)
• [Publications] 樋口龍雄: "多値情報処理" 昭晃堂, (1989)