科学研究費助成事業

研究成果報告書



研究成果の概要(和文):急速加熱処理による液相エピタキシャル成長法により単結晶GeSn細線を非晶質基板上 に形成し、それを用いた電界効果トランジスタとフォトダイオードを試作し、その特性を評価した。トランジス タ特性より求めた正孔の電界効果移動度はピーク値で423 cm2/Vsに達した。また、フォトダイオードについては 光通信で用いられている波長1.55 μmの光に対して良好な光応答を確認することができた。

研究成果の概要(英文):We have fabricated GeSn wires by liquid-phase epitaxy during rapid thermal annealing. The field effect transistor with the GeSn wires exhibited field effect hole mobility of 423 cm2/Vs. The GeSn pn-photodiode showed good optical response for 1.55 um wavelength.

研究分野:電子デバイス材料

キーワード: 電気・電子材料 作成・評価技術 エピタキシャル成長 半導体 ゲルマニウム シリコンフォトニク

1.研究開始当初の背景

Si-LSI の微細化が限界に近づいている現 在、ポストスケーリングテクノロジーによる LSI の高性能化を目指す研究が盛んに行われ ている。GeはSiより高移動度を有するチャ ネル材料であり、Si に比べ電子で2.5倍、正 孔で3.5倍の値を示すが、歪み印加によるさ らなる移動度向上が期待されている。また、 光通信で用いられる 1.55 µm 帯の光に感度 を持つため、Si-LSI に集積可能な光検出器用 材料としても注目されてきたが、2010年には Si 基板上に形成した Ge において歪み制御と 高濃度ドープを併用することにより室温で のレーザー発振が確認されている。さらに、 歪み印加に加え、Sn を添加することによりさ らなる移動度の向上と間接遷移型から直接 遷移型半導体へのバンド構造変調が示唆さ れており、次世代の高度情報化社会を担うと 期待されている高速かつ低消費電力の光・電 子融合デバイスへの期待が高まっている。

ところが、Ge 層を絶縁膜上に形成した GOI (Ge on Insulator)構造は高速かつ低消費電 力のこれらデバイスを実現する構造として 必要とされているが、結晶性が良好で、かつ 生産性に優れた GOI 基板の作製が困難であり 障害となっている。現在のところ GOI 基板作 製技術としては、酸化濃縮法と貼り合わせ法 が有力である。しかし、酸化濃縮法で作製し た GOI 層の結晶性は十分ではなく、結晶欠陥 起因と思われるキャリアの生成を抑制する ことができない。比較的結晶性の良い GOI 層 が得られるとされる貼り合せ法は、GOI 層と なる Ge バルク基板が高価であるという問題 があり、今後、ウェーハが 450 mmへと大口 径化するにつれその問題はいっそう大きく なる。

申請者はこの問題を解決するために、局所 液相エピタキシャル成長を用いた GOI 構造の 作製とその電子デバイス応用に向けた基礎 的研究開発を行ってきた。

2.研究の目的

本研究課題は、局所液相エピタキシャル成 長による Ge ワイヤ作製法を進化させ、歪み 制御した Sn 添加 Ge ワイヤを作製し、次世代 の高度情報化社会を担う高速かつ低消費電 力の光・電子融合デバイスへの応用を目指す ものである。

3.研究の方法

図1に局所液相エピタキシャル成長の概 念図を示す。この方法はマイクロクルーシブ ルと呼ぶ絶縁膜に囲まれた領域に Ge を閉じ 込め、Ge の融点(938)以上の温度から急冷 し、Si 基板と接触した seed 領域から Ge をエ ピタキシャル成長させる方法である。Si と Ge は約4%の格子不整があり Si 基板上に Ge を直接成長させると格子緩和に伴う結晶欠 陥が発生する。しかし、この手法では、seed 領域から絶縁膜上に乗り上げる構造がチョ クラルスキー法のネッキング部に相当し、 Ge/Si 界面で生成した欠陥の伝播を抑制する。 さらに Ge はミクロンからサブミクロン領域 の幅にパターニングされているのでネッキ ング部を抜けた欠陥も直ちに外方へ伸び消 滅する。図2にこの方法により作製した Ge ワイヤの SEM 像を示す。seed 領域から Ge ワ イヤが伸び SiO₂上に乗り上げていることが わかる。図3は Ge ワイヤの Plan-view SEM 像と EBSD 測定によって得られた結晶方位マ ップを示している。seed 領域から 44 μmの 領域まで下地 Si 基板と同じ(100)方位を持っ ていることがわかる。

本研究では、局所液相エピタキシャル成長 を用いた歪み制御 Sn 添加 Ge ワイヤの作製と その基礎的知見の取得、また電子デバイス応 用に向けたトランジスタの試作と特性評価、 さらに光・電子融合デバイスに向けた光学特 性評価とフォト・発光ダイオードの試作を行 う。

実施及び検討項目を下記に示す。

- (1) 局所液相エピタキシャル成長のための 実験装置整備
- ·UHV 蒸着装置の冷却試料ステージの導入
- (2) 局所液相エピタキシャル成長における Sn 添加歪み制御技術の基礎的知見の取 得
 - ・Ge ワイヤの格子歪み、結晶方位分布、結 晶欠陥、組成分布評価
 - ・絶縁層の種類(界面エネルギー)、マイク



図1 局所液相エピタキシャル成長の概 念図。



図 2 局所液相エピタキシャル成長で作 製した Ge ワイヤ。



図 3 Plan-view SEM 像と EBSD 測定によ って得られた結晶方位マップ。

ロクルーシブの形状・サイズ、降温速度 の成長条件依存

- (3) トランジスタの試作とデバイス特性評価
- ・歪み量や歪み方向、印加手法、Sn 濃度の 依存性
- (4) 光学特性評価とフォト・発光ダイオード の試作
 - ・バンドギャップやバンド構造変化に起因 する光学特性を評価
 - ・フォト及び発光ダイオードを試作

4.研究成果

ここでは局所液相エピタキシャル成長法 を進展させ、結晶シードを用いずに非晶質基 板上の所望の位置に単結晶 GeSn 細線を形成 する手法を検討した結果を示す。

本実験では、石英基板上に形成したアモル ファス GeSn 細線を部分的に加熱・融解させ、 固液界面で生じた単一核からの横方向液相 成長を試みた。石英基板を洗浄後、分子線蒸 着(MBD)により膜厚 100 nm のアモルファス GeSn(膜中 Sn 組成 2%)を成膜し、ドライエ ッチングで細線状(長さ 300 µm、幅2 µm) に加工した。GeSn の凝集を防ぐため細線全体 を覆うように厚さ約1 µmのSiO₂キャップ層 を成膜した後、窒素雰囲気中で GeSn の融点 以上の温度で赤外線ランプを用いた急速加 熱処理(RTA)を行った。このとき、GeSn 細 線を局所的に融解させるため、試料を赤外線 に対して透明な石英と黒体であるカーボン から構成されるサセプタ上に配置した。

図4に RTA 後の GeSn 細線の光学顕微鏡像 および EBSD 像を示す。GeSn 細線を局所的に 急速加熱し融解した試料では、細線先端に析 出物が見られた。これは固溶限を超える Sn が液相成長の過程で結晶成長方向に掃き出 された結果と考えられる。また得られた EBSD 像から、石英/カーボンサセプタ境界付近か ら結晶化が開始し、先端まで単結晶成長して いることがわかる。これは局所急速加熱によ り固液界面で生成した単一核から横方向成 長が進行したことを示唆している。また、細



図4 部分溶融による非晶質基板上で の単結晶成長。作製した GeSn 細線の 光学顕微鏡像と EBSD 測定による結 晶方位分布図。



図5 (a) GeSn 細線の断面透過顕微鏡像。 (b) SPring-8 でのマイクロビーム X 線回 折による格子歪み評価。

線表面方向の結晶方位は全ての試料におい て結晶化開始点から細線先端まで同一であ り、(100)面に優先配向することがわかった。

GeSn 細線の結晶性を透過電子顕微鏡で評価した結果を図5(a)に示す。転位のない良好な格子像を確認することができる。また、EDX 測定から Sn 組成が約2.6%であることがわかった。

さらに、SPring-8のマイクロビームX線回 折に GeSn 細線の格子歪みを評価した結果を 図5(b)に示す。表面法線方向の004回折ピ ークから格子歪みを算出したところ、約0.5 ~0.6%の引張歪みが印加されていることを 確認した。これはGeと下地SiO2基板の熱膨 張係数差に起因しており、Si基板を用いた時 の約1.5倍の大きな値に相当する。

本手法を用いて作製した GeSn 細線をチャ ネルとしたトランジスタを試作し、電気特性 評価を行った。図6に試料作製プロセスを示 Quartz substrate a-GeSn (80 nm, Sn 2%) deposition CVD-SiO₂ deposition (20 nm) Sputter-Y₂O₃ deposition (20 nm) S/D region patterning SiO₂-capping (1 \mathbf{m} n) RTA (>900°C, 1 s) SiO₂-cap thinning Contact hole patterning Al contact formation



図6 GeSn MOSFET の作製プロセスとデバイ ス構造。

す。石英基板上に膜厚 80 nm のアモルファス GeSn 細線(膜中 Sn 組成 2%)形成後、ゲート 絶縁膜として SiO₂/Y₂O₃ 層を成膜した。SiO₂ キャップ層(約 1 µm)成膜後、窒素雰囲気 中で局所急速加熱(>900 , 1 sec)を行う ことで横方向液相成長を促した。ドライエッ チングで SiO₂キャップ層を 200 nm までエッ チバックした後、ソース/ドレイン領域に AI コンタクトを形成し、ゲート電極加工を行っ た。また比較として、GeSn 細線全体を急速加 熱処理した試料についても同様のプロセス でトランジスタを作製し、電気特性を評価し た。



図/ GeSn MOSFET のドレイン電流-ケー 電圧(Id-Vg)特性。

図7に作製したトランジスタのドレイン 電流-ゲート電圧(Id-Vg)特性を示す。局所 急速加熱により細線先端に Sn 析出が生じた)

では

正常な 試料 (Self-seeded growth, トランジスタ動作が見られ、オン/オフ比が2 桁以上の明瞭なスイッチング特性を示した。 負バイアス印加で ON 状態となることから、p 型の蓄積モードで動作していることがわか る。一方、細線全体を急速加熱し Sn 析出が 生じなかった試料 (Random nucleation. では ON/OFF 比が 1 桁以下であり、Sn 析出の 生じた細線と比べて低い ON 電流を示した。 このように低い電流値を示したのは、ランダ ム核形成で成長した多結晶 GeSn の結晶粒界 およびポテンシャルバリアによってキャリ ア輸送が妨げられた結果だと考えられる。ま たドレイン電流-ドレイン電圧(Id-Vd)特 性より、Sn 析出の生じた細線ではゲート電圧 によるドレイン電流の変調が見られ、良好な トランジスタ動作を確認した。

得られた Id-Vg 特性より電界効果移動度を 算出した。正孔移動度を求めたところ、ピー ク値で 423 cm²/Vs であった。これは、これま でに報告されている Ge 基板上に作製した GeSn p-MOSFET から得られた正孔移動度に匹 敵する値であり、石英基板上 GeSn 層が高い 結晶性をもつことを示している。

次にフォトダイオードを試作した結果を 示す。石英基板を洗浄後、分子線蒸着により 膜厚 230 nm のアモルファス GeSn 層 (膜中 Sn 組成2%)を成膜し、ドライエッチングで細線 状(幅 6 µm、長さ 300 µm)に加工した。 厚さ1 µmのSiO₂キャップ層を成膜した後、 赤外線ランプを用いた局所急速加熱(938 1s)により単結晶成長を促した。SiO₂キャッ プ層を 50 nm まで薄層化し、フォトレジスト によりイオン注入マスクを形成した後、単結 晶 GeSn 細線に P イオンをドーズ量 2×10¹⁵ cm⁻²、加速エネルギー40 keV で注入した。窒 素雰囲気中で 500 、5 分間の活性化アニー ルを施した後、AI コンタクトを形成し、石英 基板上に単結晶 GeSn n+/p 接合ダイオードを 作製した (図8(a))。図8(b) に PL 測定によ り取得した発光スペクトルを示す。石英基板 上 GeSn 細線では Sn 添加 (約 2%) と引張歪み 印加(約0.6%)に起因して Ge 基板に対する レッドシフトが見られ、またPイオン注入領 域では発光強度がノンドープ GeSn の約2倍 になっており、高濃度 n 型ドーピングによる 直接遷移発光増大を確認した。作製した石英 基板上 GeSn n+/p 接合ダイオードの電流-電 圧特性を図8(c)に示す。オン/オフ比が3桁 以上の明瞭な整流性が見られ、0.5 ∨ におけ る暗電流密度は約 0.1 A/cm² とこれまでに報 告されている Si 基板上 GeSn pn ダイオード を下回る値が得られた。また波長 1.55 µm の光照射に対する良好な光応答を確認し、透 明基板上でのフォトディテクター動作を実 現した。



図8 (a)GeSn フォトダイオード (b)フォトルミネ ッセンス(PL)スペクトル (c)フォトカレントと暗 電流特性。

5.主な発表論文等 〔雑誌論文〕(計4件)

H. Oka, T. Tomita, <u>T. Hosoi</u>, <u>T. Shimura</u>, <u>H. Watanabe</u>, "Lightly doped n-type tensile-strained single-crystalline GeSn-on-insulator structures formed by lateral liquid-phase crystallization", Appl. Phys. Express **11**, 011304-1-4 (2018). DOI: 10.7567/APEX.11.011304 (查読有)

H. Oka, T. Amamoto, M. Koyama, Y. Imai, S. Kimura, <u>T. Hosoi</u>, <u>T. Shimura</u>, and <u>H. Watanabe</u>, "Fabrication of tensile-strained single-crystalline GeSn on transparent

nucleation-controlled substrate bv liquid-phase crystallization", Appl. Phys. Lett., **110**. 032104-155 (2017). DOI: 10.1063/1.4974473 (査読有) T. Shimura, M. Matsue, K. Tominaga, K. Kajimura, T. Amamoto, T. Hosoi, and H. Watanabe, "Enhancement of photoluminescence from n-type tensile-strained GeSn wires on an insulator fabricated by lateral liquid-phase epitaxy". Appl. Phys. Lett., 107, 221109-1-5 (2015). DOI: 10.1063/1.4936992 (査読有)

〔学会発表〕(計14件)

H. Oka, K. Inoue, T. T. Nguyen, S. Kuroki, <u>T. Hosoi, T. Shimura, H. Watanabe,</u> "Back-side Illuminated GeSn Photodiode Array on Quartz Substrate Fabricated by Laser-induced Liquid-phase Crystallization for Monolithically-integrated NIR Imager Chip", 2017 IEEE International Electron Devices Meeting (IEDM), December 2-6, 2017, San Francisco, USA.

H. Oka, M. Koyama, T. Tomita, T. Amamoto, K. Tominaga, S. Tanaka, T. Hosoi, T. Shimura, and H. Watanabe, "High-mobility TFT and Enhanced Luminescence Utilizing Nucleation-controlled GeSn Growth on Transparent substrate for Monolithic Optoelectronic Integrationy", 2016 IEEE International Electron Devices Meeting (IEDM), December 3-7, 2016, San Francisco, USA.

H. Oka, M. Koyama, <u>T. Hosoi</u>, <u>T. Shimura</u> and <u>H. Watanabe</u>, "Enhancement-Mode N-Channel TFT and Room-Temperature Near-Infrared Emission Based on n+/p Junction in Single-Crystalline GeSn on Transparent Substrate", 2017 Symposium on VLSI Technology, June 5 - 8, 2017, Kyoto, Japan.

T. Shimura, Y. Suzuki, M. Matsue, K. Kajimura, K. Tominaga, T. Amamoto, <u>T. Hosoi</u>, and <u>H. Watanabe</u>, "Fabrication of High-quality Ge-on-insulator Structures by Lateral Liquid Phase Epitaxy", The 228th ECS Meeting, October11-15, 2015, Phoenix, USA. (招待講演)

〔その他〕

Editor Press Center of 2017 IEEE International Electron Devices Meeting (IEDM) http://btbmarketing.com/iedm/

6.研究組織

(1)研究代表者
 志村 考功(SHIMURA, Takayoshi)
 大阪大学・大学院工学研究科・准教授
 研究者番号:90252600

(2)連携研究者
 渡部 平司(WATABABE, Heiji)
 大阪大学・大学院工学研究科・教授
 研究者番号:90379115

細井 卓冶(HOSOI, Takuji) 大阪大学・大学院工学研究科・助教 研究者番号:90452466