

令和元年6月7日現在

機関番号：31302

研究種目：基盤研究(C) (一般)

研究期間：2016～2018

課題番号：16K06311

研究課題名(和文) ガラス上の自己整合4端子poly-族TFTによる高性能ハイブリッドCMOS

研究課題名(英文) Hybrid CMOS comprising four-terminal poly-IV TFTs on a glass substrate

研究代表者

原 明人 (Hara, Akito)

東北学院大学・工学部・教授

研究者番号：20417398

交付決定額(研究期間全体)：(直接経費) 3,600,000円

研究成果の概要(和文)：ガラス上に自己整合四端子(4T)低温多結晶シリコン薄膜トランジスタ(TFT)からなるCMOSインバータを550℃プロセスで実現した。4T構造が有する V_{th} の精密制御という特徴を生かし、 $V_{dd}=1.0$ Vでのインバータ動作を実現した。さらに銅(Cu)を利用した金属誘起結晶化(MIC)技術を利用し、塗布プラスチック上にダブルゲートCu-MIC p-ch多結晶ゲルマニウムTFTを実現し、on/off比約2000、DG動作時の最高移動度約30 cm²/Vsを実現した。これらの値はプラスチック上へのpoly-Ge TFTの可能性を示唆する結果である。

研究成果の学術的意義や社会的意義

IoTエッジデバイスでは、数MHz程度で時々動作するデバイスから、大量のデジタル・アナログデータを常時扱う高性能デバイスまで要求性能が多岐にわたる。将来的には、IoTエッジデバイスの多様化・多機能化とともに、用途に応じてプラスチック・ガラス・金属・紙・繊維などのSiウエハ以外の基板上にデバイスを形成することが重要になる。本研究はガラスやプラスチック上に高性能なデバイスを実現するための研究であり、得られた成果は、本研究のアプローチが、ガラスやプラスチック上へのLSI形成、さらには3次元LSIに展開可能であることを示唆している。

研究成果の概要(英文)：We fabricated a CMOS inverter consisting of four-terminal poly-Si TFTs at 550 °C on a glass substrate and successfully operated the CMOS inverter at $V_{dd} = 1.0$ V. We also fabricated a double-gate poly-Ge TFT on a spin-coated polyimide plastic substrate through copper induced crystallization. The results showed an on/off ratio of 2000 and a maximum mobility of 30 cm²/Vs, thus indicating the feasibility of poly-Ge TFT on plastic substrates.

研究分野：半導体工学

キーワード：薄膜トランジスタ

様式 C-19、F-19-1、Z-19、CK-19 (共通)

1. 研究開始当初の背景. 研究開始当初の背景

表1は、有機、酸化物、非晶質 Si、多結晶 Si (poly-Si) 薄膜トランジスタ (TFT) の一般的な移動度を示している。システムオンガラス (SoG) として使用する TFT の電子移動度は 300 cm^2/Vs 以上が必要であるとされている。将来的にはプラスチックなどの変形可能な基板上の情報端末が理想であるが、プラスチック上に形成できる有機や酸化物 TFT の移動度は、性能および信頼性の優れたデジタル回路・アナログ回路などを形成するためには不十分であり、現状ではディスプレイや低周波数で動作するセンサーのみである。

	有機	酸化物	非晶質Si	Poly-Si	CLC poly-Si
移動度 (cm^2/Vs)	3	20	1	100	300
CMOS*	No	No	No	Yes	Yes

* 同一材料でのCMOS化の可能性

一方、半導体励起固体 (DPSS) 連続波 (CW) レーザを使った研究代表者の独自開発である連続波レーザラテラル結晶化 (CLC) をガラス上の poly-Si TFT に応用すれば、移動度 300 cm^2/Vs を再現性良く実現しうる (表1)。研究代表者は、ガラス上 TFT の付加価値を更に高めるために、4端子 (4T) 化に注目した。コントロールゲート電圧 (V_{CG}) により、閾値電圧 (V_{th}) の制御が可能なることから、4T TFT は次世代 TFT として期待される。そこで、CLC 技術と 4T 技術を融合させ、n-ch の 4T poly-Si TFT を 550°C プロセスでガラス基板上 (石英ガラスであるが) に実現した。他方、正孔に関しては Si ($\mu_h=500 \text{ cm}^2/\text{Vs}$) よりも Ge ($\mu_h=1800 \text{ cm}^2/\text{Vs}$) の方が圧倒的に優れた移動度を有しており、Ge による p-ch TFT の高性能化が期待されていた。

2. 研究の目的

透明で環境に溶け込むガラスという安価な基板上で、TFT の 4T 化による V_{th} 制御技術と高移動度を実現できる CLC poly-IV 族半導体薄膜を融合することにより、n-ch, p-ch に対して、それぞれ 4T CLC poly-Si TFT と 4T CLC poly-Ge TFT からなるハイブリッド CMOS 回路を実現する世界初の試みである。

3. 研究の方法

代表者が開発した CLC 技術によって成長した poly-Si 薄膜や poly-Ge 薄膜を利用する。また、4T 化に向け、代表者が世界で初めて実現した自己整合的に上下のメタルゲートを形成する技術を利用する。以上のように、本研究は代表者の独自技術で構成され、他機関では真似のできない独創性を有する。

4. 研究成果

微細化に依存せずに高性能かつ高機能な poly-Si TFT 回路をガラス上に実現するため、4T poly-Si TFT を利用した CMOS インバータの実現を進めた。作成した CMOS インバータの写真を図1に示す。ここでは p-ch の TFT の幅を n-ch TFT の3倍として電流のバランスをとっている。図2は、n-ch および p-ch のトランスファ特性を示している。 V_{th} 制御のためのコントロールゲート (V_{CG}) が 0V の場合と V_{th} 調整のため、負電圧を印加した場合が示されている。また、挿入図は $V_{dd}=1.0 \text{ V}$ において動作させた CMOS インバータの特性を示す。ガラス基板上において 550°C という低温のプロセスで $V_{dd}=1.0 \text{ V}$ 動作を実現した。¹⁾

更なる性能向上を目指すため、high-k ゲート絶縁膜の導入に向けプロセス開発を進めた。High-k 4T poly-Si TFT の CMOS インバータ動作には至っていないが、上下のゲートを連結したダブルゲート (DG) モードで 130 mV/dec という小さい s. s. 値を示す結果が得られた (図3)。また、コントロールゲートによる V_{th} シフトも良好であり (図4)、低消費電力・低価格のガラス上 IoT デバイスの実現に道を開くものである。

n-ch には poly-Si TFT、p-ch には高い正孔移動度を有する多結晶ゲルマニウム (poly-Ge) からなる poly-Ge TFT を利用したハイブリッド CMOS を形成することを目指し、p-ch poly-Ge TFT の開発を進めた。同時に、直接遷移型半導体の実現の可能性を秘めたゲルマニウムスズ (GeSn)

[ここに入力]




図1. 作製した CMOS インバータ




図2. トランスファおよびインバータ特性




図3. High-k を導入した DG poly-Si TFT

にも注目し TFT の開発を進めた。結晶成長には銅 (Cu) を利用した金属誘起結晶化 (MIC) 技術を利用し、ガラス基板上で自己整合 4T poly-Ge TFT および自己整合 4T poly-Ge_{1-x}Sn_x TFT の動作に成功した。自己整合 4T poly-Ge_{1-x}Sn_x TFT の特性を図 5 に示す。このデバイスはボトムゲートに high-k を利用しているため、BG で動作させた特性が優れているが、4 端子動作が確認される。²⁾




図 4. (a) 4 端子特性 (TG drive) (b) γ 値

この技術を発展させ、プラスチック基板上に poly-Ge TFT の実現を目指した。塗布型プラスチック形成の最高温度は 400°C、TFT の最高プロセス温度は 370°C である。作成した DG poly-Ge TFT の特性を図 6 に示す。ここでは、トップゲート (TG) 動作の poly-Ge TFT の特性も併せて示している。DG にすることにより、高いオンオフ比 (約 2000) を実現している。また、プラスチックを基板から剥離する工程により、移動度が向上する現象が観測された。これは、剥がす際に生じたストレスが関与してものと推測される。³⁾




図 5. 4T poly-GeSn TFT

今回開発した poly-Ge TFT を移動度で評価すると、有機 TFT の 10 倍、酸化物 TFT と同程度である。酸化物 TFT は n-ch であり、p-ch を実現することが難しいことが理論的 (バンド構造から) に明らかになっている。今回実現した poly-Ge TFT は p-ch であるため、酸化物 TFT の相補的な役割を担うことも可能である。




図 6. (a) (b) プラスチック上の DG poly-Ge TFT (c) (d) プラスチック上の TG poly-Ge TFT

- 1) Hiroki Ohsawa, Hiroki Utsumi, Akito Hara, Jpn. J. Appl. Phys. 57, 2018, 03DB01.
- 2) Ryo Miyazaki, Naoki Nishiguchi, Hiroki Utsumi, Akito Hara, 25th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), 2018, L-2.
- 3) Hiroki Utsumi, Naoki Nishiguchi, Ryo Miyazaki, Hitoshi Suzuki, Kuninori Kitahara and Akito Hara, Jpn. J. Appl. Phys. 58, 2019, 046501.

5. 主な発表論文等

〔雑誌論文〕 (計 7 件)

- ① Hiroki Utsumi, Naoki Nishiguchi, Ryo Miyazaki, Hitoshi Suzuki, Kuninori Kitahara and Akito Hara, Double-gate polycrystalline-germanium thin-film transistors using copper-induced crystallization on flexible plastic substrate, 査読有, Jpn. J. Appl. Phys. 58, 2019, 046501-1 - 046501-7. Doi:10.7567/1347-4065/ab0366
- ② Kuninori Kitahara, Wenchang Yeh, Akito Hara, Analysis of defects in low-temperature polycrystalline silicon thin films related to surface-enhanced Raman scattering, 査読有, Jpn. J. Appl. Phys. 57, 2018, 011401-1 - 011401-8. Doi:10.7567/JJAP.57.011401
- ③ Hiroki Ohsawa, Hiroki Utsumi, Akito Hara, Performance of four-terminal low-temperature polycrystalline-silicon thin-film transistors and their application in CMOS inverters on glass substrates, 査読有, Jpn. J. Appl. Phys. 57, 2018, 03DB01-1 - 03DB01-6. Doi:10.7567/JJAP.57.03DB01

- ④ Akito Hara, Yuya Nishimura and Hiroki Ohsawa, Self-aligned metal double-gate junctionless p-channel low-temperature polycrystalline-germanium thin-film transistor with thin germanium film on glass substrate, 査読有, Jpn. J. Appl. Phys. 56, 2017, 03BB0-1 - 03BB0-5.
Doi:10.7567/JJAP.56.03BB01
- ⑤ Tatsuya Meguro and Akito Hara, Low-Temperature Polycrystalline-Silicon Thin-Film Transistors Fabricated by Continuous-Wave Laser Lateral Crystallization and Metal/Hafnium Oxide Gate Stack on Nonalkaline Glass Substrate, 査読有, IEICE TRANSACTIONS on Electronics, E100-C (2017) 94-100.
Doi:10.1587/transele.E100.C.94
- ⑥ (Invited) Akito Hara and Hiroki Ohsawa, Self-Aligned Four-Terminal Low-Temperature Polycrystalline-Silicon Thin-Film Transistors on Glass Substrate Using Continuous-Wave Laser Lateral Crystallization, 査読有, ECS Trans. 75, 2016, 37-47.
Doi:10.1149/07510.0037ecst
- ⑦ Hiroki Ohsawa and Akito Hara, Extended-Gate pH Sensors Using Self-Aligned Four-Terminal Metal Double-Gate Low-Temperature Polycrystalline-Silicon Thin-Film Transistors on Glass Substrate, 査読有, ECS Trans. 75, 2016, 253-260.
Doi:10.1149/07510.0253ecst

[学会発表] (招待講演と国際会議のみ記す。合計 15 件)

- ① Naoki Nishiguchi, Akito Hara, Four-Terminal Low-Temperature Poly-Si TFT with HfO₂ Gate Stack on Glass Substrate for Extended pH Sensor, The 3rd Interational Symposium on Biomedical Engineering (ISBE 2018), 2018, 2-10.
- ② Ryo Miyazaki, Naoki Nishiguchi, Hiroki Utsumi, Akito Hara, Self-Aligned Four-Terminal P-Channel Cu-MIC Poly-Ge_{1-x}Sn_x Thin-Film Transistors on a Glass Substrate, 25th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), 2018, L-2.
- ③ Naoki Nishiguchi, Ryo Miyazaki, Hiroki Utsumi, Akito Hara, Self-Aligned Double-Gate Cu-MIC Poly-Ge_{1-x}Sn_x Thin-Film Transistors on a Glass Substrate, Tech. Dig. of SID, 49, 2018, 1276.
- ④ (招待講演) 原明人, 内海大樹, 西口尚希, 宮崎僚, IV族系薄膜トランジスタの高性能化・高機能化, 電子情報通信学会シリコン材料・デバイス研究会 Vol.118 No.1, SDM 2018-5, 2018, 19.
- ⑤ Naoki Nishiguchi, Ryo Miyazaki, Kohei Ogata, Ryusei Kuroda, Yoshihiro Takano, Hiroki Utsumi, Akito Hara, Double-Gate P-ch Cu-MIC Low-Temperature Poly-GeSn TFTs on Glass Substrates, The 24th International Display Workshops, 2017, AMDp2-14L.
- ⑥ Akito Hara, Hiroki Utsumi and Hiroki Ohsawa, Four-Terminal Low-Temperature Polycrystalline-Silicon Thin-Film Transistors on Glass Substrates for Application in Extended Gate pH Sensor, The 2nd International Symposium on Biomedical Engineering (ISBE 2017), 2017, A-111.
- ⑦ (招待講演) 原明人, ガラス基板上の4端子低温多結晶シリコン薄膜トランジスタ、第14回薄膜材料デバイス研究会 (2017年, 10月) 龍谷大学, 20P-I01.
- ⑧ (招待講演) Akito Hara and Hiroki Ohsawa, Four-Terminal LTPS TFTs on a Glass Substrate, The 17th International Meeting on Information Display, Aug. 2017, Korea, C43-1.
- ⑨ Shyota Nibe, Akito Hara, Four-terminal polycrystalline-silicon thin-film transistors fabricated by nickel metal-induced crystallization and hafnium oxide dielectric on a glass substrate, The 24th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), 2017, P-L8.
- ⑩ Hiroki Utsumi, Hiroki Ohsawa, Akito Hara, Four-terminal polycrystalline-germanium thin-film transistors fabricated at 300 C by metal induced crystallization using copper on a glass substrate, The 24th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), 2017, 201.
- ⑪ Hiroki Ohsawa, Hiroki Utsumi, Akito Hara, Performance of four-terminal low-temperature polycrystalline-silicon thin-film transistors and their application to CMOS inverter on a glass substrate, The 24th International Workshop on Active-Matrix Flatpanel Displays and Devices (AM-FPD), 2017, 316.
- ⑫ Hiroki Utsumi, Taisei Sasaki, Shunya Sekiguchi, Shoya Takeuchi, Hiroki Ohsawa, Akito Hara, Self-Aligned Planar Metal Double-Gate Cu-MIC Poly-Ge TFTs Fabricated at 300 C on a Glass Substrate, Tech. Dig. of SID, 48, 2017, 1789.
- ⑬ H. Ohsawa, H. Suzuki, S. Kuwano and A. Hara, Evaluation of pH sensors using self-aligned four-terminal planar embedded metal double-gate low-temperature polycrystalline-silicon thin-film transistors on glass substrate, Active-Matrix

Flatpanel Displays and Devices(AMFPD), 2016 The 23rd International Workshop on Active-Matrix Flatpanel Displays and Devices, 2016, 2-2.

- ⑭ A. Hara and T. Meguro, Low-temperature poly-Si TFTs with sputtered HfO₂ gate stack on glass substrate, Active-Matrix Flatpanel Displays and Devices (AMFPD), 2016 The 23rd International Workshop on Active-Matrix Flatpanel Displays and Devices, 2016, P-L7.
- ⑮ A. Hara, Y. Nishimura and H. Ohsawa, Self-aligned metal double-gate junctionless p-channel low-temperature polycrystalline-germanium thin-film transistors with a thin germanium channel on a glass substrate, Active-Matrix Flatpanel Displays and Devices (AMFPD), 2016 The 23rd International Workshop on Active-Matrix Flatpanel Displays and Devices, 2016, P-18.

〔図書〕(計 1 件)

Akito Hara and Kuninori Kitahara, Hydrogenation of Polycrystalline Silicon Thin-Film Transistors, New Advances in Hydrogenation Processes - Fundamentals and Applications, INTECH, Chap. 5, 2017, 総ページ数 20, <http://dx.doi.org/10.5772/65210>

〔産業財産権〕

○出願状況 (計 2 件)

発明者：原明人
名称：半導体装置
権利者：東北学院
種類：特許
番号：特開 2018-006412
出願：2016 年 6 月
国内外の別：国内

発明者：原明人
名称：半導体装置
権利者：東北学院
種類：特許
番号：特開 2018-195757
出願：2017 年 5 月
国内外の別：国内

○取得状況 (計 0 件)

〔その他〕

ホームページ <http://www.tohoku-gakuin.ac.jp/faculty/engineering/elec/staff/hara.html>

6. 研究組織

(1) 研究分担者

なし

(2) 研究協力者

研究協力者氏名：菅原文彦
ローマ字氏名：Fumihiko Sugawara

研究協力者氏名：鈴木仁志
ローマ字氏名：Hitoshi Suzuki