科学研究費補助金研究成果報告書

平成21年 5月25日現在

研究種目: 基盤研究(A)				
研究期間:2005~2008				
課題番号: 17206031				
研究課題名(和文) 半導体一次元量子構造を用いた高速デバイスの開発				
研究課題名(英文) Development of new high-speed electronic devices using 1D quantum				
structures				
研究代表者				
堀越 佳治(HORIKOSHI, Yoshiji)				
早稲田大学・理工学術院・教授				
研究者番号:60287985				

研究成果の概要:

半導体ナノ構造を駆使することにより、素子の高速化、低消費電力化実現のための研究を進め てきた。まず分子線エピタキシャル成長法により、結晶品質、および構造精度の高いナノ構造 を製作するための選択エピタキシャル成長技術の確立、さらにナノスケールの精度を持つ反応 性イオンエッチング技術の確立を行った。これによって弾道電子を用いたトランジスター、磁 気抵抗効果デバイス、二次元フォトニック結晶など、種々のデバイス構造を試作し、所期の特 性を確認した。

交付額

(金額単位:円)

	直接経費	間接経費	合 計
2005年度	19,400,000	5,820,000	25,220,000
2006年度	10,500,000	3,150,000	13,650,000
2007年度	4,500,000	1,350,000	5,850,000
2008年度	4,400,000	1,320,000	5,720,000
年度			
総計	38,800,000	11,640,000	50,440,000

研究分野:工学

科研費の分科・細目:電気電子工学・・電子・電気材料工学

キーワード:分子線エピタキシー(MBE)、マイグレーション・エンハンストエピタキシー (MEE) 族化合物半導体、半導体ナノ構造、弾道電子デバイス、フラーレン

1.研究開始当初の背景

本研究開始以前、我々は学振「未来開拓研 究事業」(1996~2000)および基盤研究 B(2002 ~2005)において、半導体量子細線や量子ドット 網の製作とその輸送現象、および光導波路網の 製作とその光学特性を中心に研究を進め、ナノ 構造製作技術の発展を図るとともに、低次元半 導体結晶における新しい電子相関の発見、半導 体導波路における非線形機能の発見など、おも に基礎的な領域に研究を集中させた。このため 直接デバイスの研究にはコミットしなかった。 しかし一方で現代のIT社会は、高度な情報通 信により支えられており、基盤技術である半導体 素子の高速化、低消費電力化が不可欠である。 我々はこれまでの研究で培った半導体ナノテク ノロジーをさらに発展させるとともに、半導体ナノ 構造の物性に関するこれまでの知見を応用する ことによって、上記の問題を解決する新しいデバ イスの開発が可能であると考える。 2.研究の目的

これまでの研究で我々は半導体ナノテクノロジ ーに関する重要な技術の開発に成功した。具体 的にはMBEおよびMEEによる選択エピタキシ ャル成長技術、および反応性イオンエッチング (RIE)を用いたナノ構造製作技術である。本研 究では、これらの技術をさらに発展させる。

これらの技術は結晶に対する損傷が極めて少 ない技術であるため、本質的な量子効果が現れ ることが確認されており、これを利用して弾道電 子伝導、電子相関、スピン伝導など、オームの法 則では表せない伝導現象を用いた新規なデバ イスの研究を進める。本研究では MEE 選択エピ タキシャル成長法おびRIE技術を軸に、室温で 動作可能な弾道電子デバイス、一次元巨大磁 気抵抗効果デバイスなどの研究を展開する。研 究の主な項目は下記のとおりである。

- (1) MEE 法による選択エピタキシャル成長を用い た、低損傷半導体ナノ構造の製作
- (2) RIE を用いた InAIAs-InGaAs2次元電子弾道 輸送デバイスの開発
- (3) GaAs/MnAs 希薄磁性半導体の製作と磁 気抵抗効果デバイスの開発
- (4) 新しいナノ材料の探索
- 3.研究の方法
- (1) 選択成長による半導体ナノ構造製作技術

選択エピタキシャル成長を行う上でMEE 法は必須の技術であるが、よく制御された各 種ナノ構造を作るためにはAs分子線の ON/OFF比を改善することが不可欠であり、 このためにMBE装置のシャッター構造に改 良を加えた。さらにAs₄分子とAs₂分子の効果 を明らかにするため、これらの分子を自由に 供給できる構造を導入した。

(2)RIEを用いた2次元電子弾道輸送デバイス

弾道電子デバイスを形成するためには2次元 電子ウエハ上に10nmスケールの良く制御された トレンチを形成する必要がある。このような精度 を実現するため、ECR - RIE法を用い装置の最 適化を行った。2次元電子構造としてInP基板上 に成長したInGaAs/InAIAsへテロ構造を用いた ため、エッチングガスとしてBCI₃を用いエッチン グ条件を最適化した。

(3) 希薄磁性半導体の製作と磁気抵抗素子 希薄磁性半導体としてGaAs: Mnを選択し、 MEE法による高濃度ドーピングを行った。Mn ドーピングは低温で行うことが必須であるため MEEは適した方法であるが、それでも高濃度 にドーピングされたMn原子間の相互作用のた め、特性が十分に発揮できない。そこで ドー ピングや変調ドーピングなどの技術を併用する ことにより目標達成を試みた。

(4) 高密度メモリーのための新ナノ材料の探索 以上の研究に加え、新しいナノ構造材料開拓 の研究を進めた。とくに対称性の良いフラーレ ン(C₆₀)に着目し、そのデバイス材料としての発 展性を検討した。フラーレン単結晶は機械的に 脆弱でかつ酸素の吸着によって伝導度が劣化 する。この改善を念頭において研究を進めた。

4.研究成果

(1) MEE による高精度ナノ構造製作技術

MEE によって精度の高いナノ構造を製作 するためには、横方向の成長を最小化する必 要がある。このために各指数面に対する横方 向成長速度を明らかにするとともにファセ ットの形成機構を明らかにし優れた制御性 を実現した。



図1.(111)B面上の横方向成長速度

図1は(111)B 面上の横方向成長速度を示 したもので0°方向は[211]方向であり、これ に対して60°毎に成長速度0が現れる。これ らの方向は[-110]と等価な方向である。この ためナノ構造を{-110}面で囲むことにより 極微細構造を実現することが出来る。

図2はその結果得られたGaAs2次元ディ スク格子で(111)B面上に成長させたものであ る。6角形の島の側壁は{110}面であり、基 板表面に対し正確に垂直である。その径は約 250nmで、密度は0.5~10×10⁸/cm²の範囲 で均一な格子が得られた。この構造は2次元 フォトニック結晶として用いられる。



図2.GaAs(111)B面上の2次元格子

一方このような均質なディスク構造は、 {110}面には全く成長せず、かつ(111)B面の 成長速度が極めて遅いことによって実現す る。{110}面で成長が生じないのはMEEの基 本的な特徴であるが、(111)B面の成長速度が 遅い原因はAs源としてAs4を用いているため である。As4は(111)B面上にAs3量体として吸 着し表面を不活性化するからである。

我々はAs₄の代わりにAs₂を用いることによ り、3量体の形成を阻止し(111)B面上の成長 を促進することによってさらに微細な量子 細線が実現できるものと考え、As₂による選択 成長を試みた。その結果を図3に示す。



図3.As₂分子を用いて成長させた量子細線

細線の直径は約200nmであり、低次元伝導研 究に用いられている。

図4は同様なファセット制御法を用いて 製作したチャネル長500nmの1次元チャネル である。横方向成長が抑制されるため、電子 線リソグラフィのパターンに忠実な構造が 実現できる。



図4.MEE法で製作した1次元チャネル

(2)ECR-RIE による弾道電子とデバイス BCI₃ガスを用いECR-RIEのエッチング条件を 最適化することにより、各種インプレーンゲート デバイスの試作を行った。以下に特性を示すデ バイスは 2 次元電子構造としてInP基板上に成 長したInGaAs/InAIAsヘテロ構造ウエハを用い た。電子濃度、移動度は 10K、300Kにおいてそ れぞれ 2.5 × 10¹²/cm²、3.6 × 10¹²/cm²および 24000cm²/Vs、6800cm²/Vsであった。まずダブ ルゲートトランジスターの製作を試みた。図5は



図5.ダブルゲートトランジスターの構造

その一例である。トレンチの深さは2次元電子 層を十分に切断する深さ(30nm)とし、幅は 40nmとした。これによって十分な絶縁が得ら れた(>5V)。図の例ではチャネル幅は120nm であるが、50nm程度の細線まで製作した。図 6,7はそれぞれ300Kおよび10Kにおける S-D 特性のゲートバイアス依存性を示した ものである。図6のように300Kにおいては 通常のFET特性を示すのに対し、低温では



図6.室温におけるトランジスター特性

図7のように高いゲートバイアスにおいて 負性抵抗が確認される。高いゲートバイアス



ではチャネルは広がり、2次元電子は散乱を 受けずに加速される。この結果チャネルを走 行する電子が実空間あるいは k 空間で高エ ネルギーを獲得し、低移動度領域に遷移する ためであると考えられる。

図8はチャネル長を 50nm とした1次元構 造である。この場合弾道輸送長は室温におい



図8.120nm 幅、50nm 長の弾道電子チャネル

てもチャネル長を超えており、負性抵抗特性 はより顕著に現れる。図9に見られるように 低温の負性抵抗の傾向は室温でも肩の形で 現れている。



図9. チャネル長 50nm の一次元輸送特性

図7,9のような特性は ECR-RIE 加工によ るトレンチ構造が、大きな損傷を受けておら ず、電子輸送現象に対して影響を与えていな いことを示している。今後トレンチ構造デバ イスの集積法を開発し、高密度デバイスの実 現を図る。ここでは ECR-RIE によるデバイス 構造について述べたが、選択エピタキシャル 成長においても同様な構造を製作した。 ECR-RIE に比べてややプロセスが複雑である が、良好な特性が得られている。



技術を確立することも本計画の目標の一つ であった。我々はまず高い臨界温度と磁化率 をもつ GaAs: Mn の開発を行った。これを達成 するには Mn 濃度と正孔濃度を同時に増加さ せる必要がある。Mn は GaAs 中でアクセプタ -として作用するが約2%を超えると格子 間 Mn や Mn イオンのクラスターが発生し、正 孔濃度は減少し磁気特性も劣化してしまう。 これを緩和するため本研究では ドーピン グの手法により、高い磁化率を達成した。さ らに高い正孔濃度を達成するため、Mn に加え て Be のドーピングを行った。しかし今度は Mn-Be 複合体の生成により再び磁化特性が劣 化したため、Mn、Be ともに ドーピングとし、 これらを空間的に分離した変調ドーピング を行った。Mn および Be の ドーピング層間 には GaAs 3 分子層の緩衝層を設ける必要が あった。図10はその構造である。



図 10. Mn-Be ドーピングの層構成

Be-Mn の ドーピング構造・変調ドーピング によって正孔濃度は増加し、磁化率も大きく





改善され、かつ磁化率のヒステリシスは 250K まで観察された。このことは臨界温度 250K 程度まで上昇したことを示している。まだ室 温での明確な強磁性は得られていないが、今 後構造の最適化により改善を図る。

(4)新しいナノ材料の探索:C₆₀を中心として フラーレンC₆₀は極めて対称性の高いナノ 物質であるが、意味のある応用の方向は未だ 発見されていない。C₆₀は面心立方格子を形成 し、MBE法によって結晶性の良い薄膜が得ら れる。しかしファン・デル・ワールス力によ る結合のため結晶自体は非常に弱く、さらに 酸素を含む雰囲気中への暴露によって電気 的特性は大きく劣化する。このためC₆₀結晶を デバイス材料として用いることは困難であ る。この問題に対し我々はC₆₀に多価金属を混 合し、ガラス化することによって強靭な薄膜 が生成することを発見し、特性の安定化を実 現した。

ー方C₆₀分子を半導体の特定のサイトにド ーピングできれば1次元チャネルや0次元 ドットとしての応用も可能である。しかしC₆₀ は半径が約0.7nmと大きく通常の半導体材料 (イオン半径0.1~0.2nm)と組み合わせるこ とは一見して不可能であると思われる。これ を確かめるため、GaAs上にC₆₀の蒸着を試みた。 我々はC₆₀の成長に伴う反射高速電子線回折 (RHEED)観察の結果、第1分子層が0.4~0.7 分子層で完結してしまうことを発見した。こ のことはC₆₀がGaAs基板上の特定のサイトを 選択していることを意味していると考え、詳 細に検討した。



0.4 ML

図 11. GaAs(111)B(2×2)上のC₆₀分子配列

図 11 は(111)B面上の(2×2)構造上の配列 構造をとるが、(RHEED)振動では第1のピー クは0.4 MLで現れた。(2×2)構造ではAs3量 体の吸着により、図のようにC₆₀の吸着サイト が形成されるものと考えられる。



この構造ではGaAsが3回対称を示すのに対し

 C_{60} は6回対称に吸着していることが分かる。 これに対しGaAs (111)B ($\sqrt{19} \times \sqrt{19}$) 構造の場合、配列の仕方によって 13°ずれた 二つの相が共存する。その模様を図 13 に示 す。



図 13. GaAs (111)B (√19×√19)の場合の C₆₀分子配列

この配列では第1分子層は0.66 ML で完結す るはずであり、実際 RHEED 振動は対応した結 果を表している。図14 は対応する極点図で





図 14. (<u>√19</u>×<u>√19</u>)の場合のX線極点図

図 15. GaAs/ C₆₀/GaAsの 1/C²-V特性

13。ずれた二つの相が実際に共存して観察 されることが分かる。図 11~14 の結果は分 子(または原子)の半径が著しく異なるにも かかわらず、C₀分子はGaAs表面で特定のサイ トに吸着することを示している。

そこでGaAs上にC₆₀分子を ドーピングして GaAs/C₆₀/GaAsダイオードを形成しC₆₀分子へ の電子のトラッピング特性を観察した。

図 15 はこの構造を含むショットキーダイ オードの 1/C²-V特性である。電圧の増加に伴 って静電容量は急激に減少するが、空乏層の 先端がC₆₀分子をドーピングした深さに達す ると、ある電圧の範囲で容量は一定となる。 これは不純物としてドーピングされたC₆₀分 子が多くの電子を束縛しており、C₆₀からの電 子放出によって空乏層幅が一定に保たれる ものと考えられる。C₆₀分子濃度が低いサンプ ルでは空乏層が一定の電圧幅が小さい。この 事実はC₆₀分子がGaAs中で有効なトラップと して作用することを示しており、今後量子ド ットやメモリーへの応用が進展するものと 期待される。

5.主な発表論文等

〔雑誌論文〕(計80件)

<u>A. Kawaharazuka</u>, I. Yoshiba, and <u>Y.</u> <u>Horikoshi</u>, "Area selective epitaxy of GaAs by migration-enhanced epitaxy with As₂ and As₄ arsenic sources", Appl. Surf. Sci., 255, 737-739, 2008, 査読有 Uehara, T. Iwai, I. Yoshiba, and <u>Y.</u> <u>Horikoshi</u>, Area-selective epitaxial growth of GaAs on GaAs (111)A substrates by Migration-Enhanced Epitaxy, Jpn. J. Appl. Phys. 46, 496-501, 2007, 査読有

<u>Y. Horikoshi</u>, T. Uehara, T. Iwai, and I. Yoshiba, "Area selective growth of GaAs by migration-enhanced epitaxy", Phys. Stat. Sol. B, 244, 2697-2706, 2007, 査読 有

[学会発表](計213件)

<u>Y. Horikoshi</u>, "Compound semiconductor nanostructures and their future applications", International Workshop on Next Generation Electronics 2008 (IWNE 2008), Tainan, Taiwan, 20-21, Nov. 2008

<u>Y.Horikoshi</u>, "Nanotechnology; Yesterday, Today, and Tomorrow", The 1st China Jiangsu Conference for International Technology Transfer & Commercialization, Nanjing, China, 6-8, Nov. 2008

<u>Y. Horikoshi</u>, "MBE growth of ZnO by using RF plasma-activated oxygen and ozone as oxygen sources", International Workshop on Widegap Semiconductors, National Cheng Kung University, Taiwan, November 22-23, 2007

〔図書〕(計 1件)

<u>J. Nishinaga</u> and <u>Y. Horikoshi</u>, "Epitaxial growth of undoped and multivalent impurity-doped C₆₀ films by molecular beam epitaxy", Progress in Fullerene Research, Nova Science Publishers, 123-143, 2007 (分担執筆)

〔産業財産権〕

出願状況(計 1件) 名称:半導体における不純物ドーピング法 発明者:<u>堀越佳治</u>,<u>河原塚篤</u>,田辺達也,中 西文毅,森大樹 権利者:住友電気工業(株) 番号:特願 2007-24659 出願年月日:2007年02月02日 国内外の別:国内

6.研究組織

(1)研究代表者
堀越 佳治 (HORIKOSHI YOSHIJI)
早稲田大学・理工学術院・教授
研究者番号:60287985

(2)研究分担者 なし

(3)連携研究者 大泊 巖 (OHDOMARI IWAO) 早稲田大学・理工学術院・教授 研究者番号: 300637985 三浦 道子 (MIURA MICHIKO) 広島大学・工学部・教授 研究者番号:70291482 品田賢宏 (SHINADA TAKAHIRO) 早稲田大学・高等研究所・准教授 研究者番号: 30329099 河原塚 篤 (KAWAHARAZUKA ATSUSHI) 早稲田大学・高等研究所・准教授 研究者番号:40329082 西永 慈郎 (NISHINAGA JIRO) 早稲田大学・理工学術院・助教 研究者番号:90454058