科学研究費助成事業 研究成果報告書

令和 3 年 6 月 2 7 日現在

機関番号: 5 2 6 0 5 研究種目: 若手研究 研究期間: 2018 ~ 2020

課題番号: 18K13571

研究課題名(和文)将来のコライダー実験にむけた高位置分解能・高放射線耐性をもつピクセル検出器の開発

研究課題名(英文) Development of high position resolution and radiation tolerant pixel detector for future collider experiment

研究代表者

山田 美帆 (Yamada, Miho)

東京都立産業技術高等専門学校・ものづくり工学科・助教

研究者番号:90714668

交付決定額(研究期間全体):(直接経費) 3,100,000円

研究成果の概要(和文): ヒッグス粒子のさらなる精密測定のために,国際リニアコライダー実験が計画されている. $3\,\mu$ m以下の位置分解能を持つ崩壊点検出器が必要とされており,Silicon-on-Insulator(SOI)技術を用いたモノリシック型CMOSセンサーと三次元積層化技術の開発により1. $4\,\mu$ mの高位置分解能を達成した.また,高エネルギー加速器実験においては高放射線耐性も要求される.中間シリコン層を備えたdouble-SOIウェハーとトンネル現象を利用した,蓄積正電荷除去による放射線損傷補償機構を設け,ILCの年間放射線量1kGyに耐えうることを確認した.

研究成果の学術的意義や社会的意義 高エネルギー加速器実験で使用可能なモノリシック型CMOSセンサーとして,1.4μmの位置分解能は世界最高レベルである.また,金マイクロバンプを用いたSOIチップの三次元積層化技術の確立により,20μm角程度の領域内にアナログ・デジタル混在の高機能信号処理回路を実装可能とした.さらに,放射線損傷補償機構を備えたCMOSセンサーは加速器実験のみならず,天文学や放射光施設,医療機器など,放射線を扱うデバイスには広く有用で

ある.

研究成果の概要(英文): High position resolution monolithic pixel detector using Silicon-on-Insulator(SOI) technology have developed for International Liner Collider Experiment. 3 μm of position resolution is required for precise measurement of Higgs boson property.Prototype sensor, SOFIST, have achieved 1.4 μm of position resolution with 3D stacking technology of SOI chips.Double-SOI wafer which has middle Si layer in buried oxide layer and Fowler-Nordheim tunneling performed compensation of radiation damage (1kGy/year at ILC) of SOI wafer and characteristics of transistors of signal readout circuit.

研究分野: 素粒子実験

キーワード: ピクセル検出器 モノリシック型 SOI ILC 放射線耐性 ヒッグス 三次元積層化 CMOS

様 式 C-19、F-19-1、Z-19(共通)

1. 研究開始当初の背景

この高位置分解能を達成するためには直径数十μm の大きさの金属バンプを必要とする従来のハイブリッド型ピクセル検出器では難しい. ピクセルサイズを 20μm 角以下としたモノリシック型ピクセル検出器の研究開発が国内外で進められている.

ILC のような高エネルギー、高輝度加速器実験において問題となるのは、検出器の放射線耐性である. ILC 崩壊点検出器が受ける放射線量は、total ionizing dose (TID) については年間 1kGy と予想されており、これに耐えうる、かつ高位置分解能を実現可能なピクセル検出器が必要となる.

2. 研究の目的

高放射線環境においても $3\mu m$ 以下の高位置分解能を達成可能なモノリシック型ピクセル検出器の実現が目的である.これを達成しうる検出器として,図 1 に示すような Silicon-on-Insulator (SOI) CMOS プロセスを用いたピクセル検出器 (SOIPIX) を挙げる. SOI は NMOS と PMOS を電気的に分離するためのウェル構造が必要でないため、モノリシック型の中でもバルク CMOS プロセスと比較して、ピクセル内の信号処理回路の集積度を上げることができる. つまり、高機能信号処理回路を実装しつつ、ピクセルサイズの縮小が可能である. 1)ピクセルサイズを $20\mu m$ 角とし、ILC 加速器のビーム構造に合わせて動作可能な信号処理回路を搭載した SOIPIX を設計・作製する.

しかし、SOIPIX は放射線照射により、回路層下部の埋め込み酸化膜層 (BOX) に正電荷が蓄積するという問題がある.この蓄積正電荷による電場がトランジスタ特性を変え、信号処理回路の誤動作が起こる.2)放射線損傷補償として、蓄積正電荷の除去もしくは電場を打ち消す機構をさらに実装する.

3. 研究の方法

1)SOFIST の開発

ILC 崩壊点検出器を想定したアーキテクチャーとし、回路設計を行う。ピクセル部信号処理回路にはアナログ信号とタイムスタンプを 3 ヒット分保持するためのメモリを搭載する。アナログ信号の保持により、電荷重心法でヒット位置が再構成可能であり、ピクセルサイズが $20\mu m$ 角であっても、 $3\mu m$ の位置分解能が達成される。既にプロトタイプである SOFIST1 にて $1.4\mu m$ の位置分解能を達成している。

また、タイムスタンプにより、どのビーム衝突によるヒットであるかを区別し、他のサブシステムの情報とともにイベント再構成を可能とする. ビーム衝突間隔は554ns であり、1ms の間、




図 1 SOI ピクセル検出器の断面図. 埋め込み酸化膜層 (BOX) によりセンサー層と回路層が電気的に分離されている. センサー内で生成された電荷は n+電極で収集され,信号処理回路へ入力される.




図 2 SOFIST ピクセル部信号処理回路.

約 1,300 回の衝突が起こる. ピクセル部に必要な機能を段階的に実装し, 各性能を高エネルギー 荷電粒子ビーム試験等により評価する.

2)放射線損傷補償

まず、a)中間シリコン層(SOI2)への負電圧印加による正電場の打ち消しを行なう.図1に示すように、BOX内には中間シリコン層があり(Double SOI ウェハー)、任意の電圧を印加可能である.つまり、蓄積正電荷による電場を打ち消すような負電圧(VSOI2)を印加可能である.さらに、b)トンネル現象を用いた蓄積正電荷の除去を行なう。SOI2と回路層の間に高電圧パルスを印加し、Fowler-Nordheimトンネル現象を起こす。このときに、BOX内へ電子が注入され、蓄積正電荷と再結合することにより除去される.

4. 研究成果

1)SOFIST の開発

図 2 に SOFIST ピクセル部信号処理回路を示す。センサー層にて得た信号は pre. amp により 増幅され,アナログ信号メモリで保持される。信号とノイズを弁別するために比較器を備えており,閾値を超えた信号のみがメモリへ保存される。メモリは SOFIST2 では 2 ヒット,SOFIST3,4 では 3 ヒット分を実装した。ヒットそのものはシフトレジスタによるヒットメモリにて記録され,保存先メモリの入力(SW1-3)を制御する。タイムスタンプメモリにはランプ信号が入力されており,比較器が信号と判定したタイミングの電圧が時間情報として記録される。

SOFIST2 にて、 $25 \, \mu m$ 角ピクセル内にアナログ信号メモリ以外を実装し、タイムスタンプ機能を評価した。 $120 {\rm GeV}$ 陽子ビームによる試験を実施し、 $2 \, \mu m$ SOFIST2 によるタイムスタンプの残差を測定した結果、図 3 に示すように標準偏差は $2.19 \, \mu m$ であった。したがって、SOFIST2 自身の時間分解能は $1.55 \, \mu m$ と得られた[1]. ビーム衝突間隔である $554 \, mm$ の約 3 倍となる結果であった。ピクセルアレイ(64×64 ピクセル)全体の負荷により、ピクセル部のリセットに設計値の 10 倍近く時間を要していることがわかった。リセット時間改善のために再設計したSOFIST3b を $2018 \, \mu m$ 月にサブミットした。 $128 \times 128 \, \mu m$ ピクセルアレイにて、 $200 \, mm$ 程度でリセットが完了することをシミュレーションにて確認した。 $2019 \, \mu m$ 年に納品、 $2020 \, \mu m$ テムの開発を行なった。

SOFIST4 では図 2 に示す、必要な全ての回路をピクセル内に実装した、特に、SOFIST4 では




図 3 SOFIST2 の時間分解能




図 4 SOI チップの三次元積層化.

20 μ m 角ピクセル内に回路を実装するために、SOI チップの三次元積層化プロセスを別途、開発した. 2 枚の SOI チップを図 4 に示すような直径 3μ m の金マイクロバンプにより接合する技術[2]である. 下層ピクセルには pre. amp と比較器が実装されおり、金マイクロバンプを通じて、アナログ信号と比較器出力は上層ピクセルへ入力される. 上層ピクセルには各種メモリが実装されている. また、電源強化のため、VDD と GND もバンプを通じて別途下層ピクセルへ供給されている. 図 3 の Lower Tier と Upper Tier がそれぞれ、下層と上層ピクセルを示す.

ベータ線を用いた試験により、バンプの接合歩留まりを評価した結果 99.98%であった[3]. SOFIST4 の位置と時間の分解能は 2020 年 3 月にビーム試験により行なった。 120GeV 陽子ビームによるヒットを検出し、図 5 に示すようにヒット位置の相関が観測された。 相関はテレスコープと SOFIST4, 2 枚の SOFIST4間の両方で観測された[4]. 今後、トラック再構成を行い、位置分解能評価を行う予定である。既に、SOFIST1(20 μ m 角ピクセル)にて 1.4μ m の位置分解能を得ているため、同程度の性能が期待される。

2)放射線損傷補償

a)中間シリコン層 (SOI2) への負電圧印加

SOFIST4 は Double SOI ウェハーにてプロセスを行なったため、中間シリコン層があり、任意の負電圧(VSOI2)を印加可能である。別 SOIPIX にて 100kGy まで照射を行なったサンプルに対し、VSOI2 の印加を行ない、入力電圧に対する出力電圧よりゲインを見積もった。ピクセルアレイと周辺回路部では使用トランジスタの種類が異なり、照射前と同程度のゲインを得るために必要な VSOI2 はそれぞれ-8Vと-4Vであった。VSOI2 を印加した状態で 120GeV 陽子ビームを入射したところ、ヒットを検出することができ、収集電荷量も照射前と同等であった [5]. ILC で予想される年間放射線量は 1kGy であるため、SOFIST は十分耐えうることが予想される.

b)トンネル現象を用いた蓄積正電荷の除去

Fowler-Nordheim トンネル現象を利用したトランジスタ特性の放射線損傷補償 (FN Refresh) については、先行研究にて既に確認済みである[6]. これを実センサーへ適用するためには高電圧パルス印加のための電極を用意する必要がある。厚み約 150nm の BOX $\sim 120V$ 程度印加するため、信号処理回路の電気的破損に留意する必要がある。BOX \sim 0 の高電圧パルス印加には、回路層側とセンサー側に電極が必要である。回路層 GND 配線を低電圧電極とし、センサー側か




図 5 ヒット位置の相関. (a) テレスコープと SOFIST4, (b) 2枚の SOFIST4.




図 6 トランジスタのゲート電圧に対するドレイン電流の特性. 140V の高電圧パルスを複数回印加した.

ら高電圧を印加する。Double SOI ウェハーの場合は中間シリコン層が高電圧側になる。 SOFIST4 までは Double SOI ウェハーにてプロセスを行なったが、ウェハー供給事情により、 2020 年度より中間シリコン層のない、Single SOI ウェハーによるプロセスのみとなった。Single SOI の場合、BOX 直下はセンスノードとなるため、電極として使用できない。そこで、センサーの裏面側の電極(Vback)を用いて、高電圧パルス印加を行なった。Vback はセンサーバイアス用電極であり、高電圧印加に対応している。予備試験として、別途、50kGy 照射したトランジスタ TEG を試験サンプルとして測定を行ったところ、図 6 に示すように[6]と同様に、トランジスタ特性が回復したことを確認した。

FN Refresh の場合,BOX の蓄積正電荷の除去を行っているので,放射線量や信号処理回路を構成するトランジスタの種類によらず,必要な高電圧パルスは常に一定である。FN トンネル現象は 5MV/cm 以上の電場により引き起こされるためである。a)の場合,適切な VSOI2 は放射線量に依存することがわかっており,実用化には VSOI2 を自動で制御する回路が必要となる。この回路についても発明済みであり,FN Refresh も含めた形で特許を取得している[7].

参考文献

- [1] S. Ono, M. Yamada *et al.*, "Beam test results of an SOI monolithic pixel sensor SOFIST for the ILC vertex detector", PIXEL2018, Taipei, December, 2018.
- [2] I. Kurachi *et al.*, "Application of Three Dimensional Chip Stacking Technology for Fully Depleted Silicon-on-Insulator Quantum Beam Imager", ECS Transactions, **92**, no. 5, 29, 2019.
- [3] M. Yamada, "3D Integrated Pixel Sensor with Silicon-on-Insulator Technology for the International Linear Collider Experiment", IEEE 3DIC, Sendai, October, 2019.
- [4] M. Yamada, "R&D Status of Monolithic SOI Pixel Sensor for Vertex Detector", VERTEX2020, September, 2020.
- [5] K. Hara, M. Yamada et al. "Radiation hardness of silicon-on-insulator pixel devices"
- [6] M. Yamada, Y. Arai *et al.*, "Compensation for radiation damage for SOI pixel detector via tunneling", Nucl. Instrum. Meth. A 831, 309–314 (2016).
- [7] I. Kurachi, Y. Arai and M. Yamada, "RADIATION-DAMAGE-COMPENSATION-CIRCUIT AND SOI-MOSFET", Patent No.: US10,418,985 B2, WO2017061544, September 17th, 2019,

5 . 主な発表論文等

「雑誌論文〕 計6件(うち査読付論文 5件/うち国際共著 0件/うちオープンアクセス 0件)

〔雑誌論文〕 計6件(うち査読付論文 5件/うち国際共著 0件/うちオープンアクセス 0件)	
1.著者名 Murayama Hitoshi、Hara Kazuhiko、Yamauchi Hiroki、Abe Ryuhei、Iwanami Shikie、Watanabe Kevin、Okada Yui、Tsuboyama Toru、Arai Yasuo、Miyoshi Toshinobu、Kurachi Ikuo、Haba Junji、Togawa Manabu、Ikegami Yoichi、Nishimura Ryutaro、Ishikawa Akimasa、Ono Shun、Li Taohan、Yamada Miho	4 . 巻 978
2.論文標題 Development of monolithic SOI pixel sensors capable of fine measurements of space and time	5 . 発行年 2020年
3.雑誌名 Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment	6.最初と最後の頁 164417~164417
掲載論文のDOI(デジタルオブジェクト識別子) 10.1016/j.nima.2020.164417	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
1.著者名 Yamada Miho、Ono Shun、Arai Yasuo、Kurachi Ikuo、Tsuboyama Toru、Ikebe Masayuki、Motoyoshi Makoto	4. 巻
2.論文標題 3D Integrated Pixel Sensor with Silicon-on-Insulator Technology for the International Linear Collider Experiment	5 . 発行年 2019年
3.雑誌名 2019 International 3D Systems Integration Conference (3DIC)	6.最初と最後の頁 1-4
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/3DIC48104.2019.9058850	 査読の有無 無
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
	T
1.著者名 Toru Tsuboyama,Shun Ono,Miho Yamada,Yasuo Arai,Manabu Togawa,Ikuo Kurachi,Yoichi Ikegami,Kazuhiko Hara,Akimasa Ishikawa,Masayuki Ikebe,Makoto Motoyoshi	4.巻 924
2.論文標題 R&D status of SOI-based pixel detector with 3D stacking readout	5 . 発行年 2019年
3.雑誌名 Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment	6.最初と最後の頁 422-425
掲載論文のDOI (デジタルオブジェクト識別子) 10.1016/j.nima.2018.08.089	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
1.著者名 M. Yamada, S. Ono, T. Tsuboyama、Y. Arai, J. Haba, Y. Ikegami, I. Kurachi, M. Togawa, T. Mori, W. Aoyagi, S. Endo, K. Hara, S. Honda, D. Sekigawa	4.巻 13
2.論文標題 Development of monolithic pixel detector with SOI technology for the ILC vertex detector	5 . 発行年 2018年
3.雑誌名 Journal of Instrumentation	6.最初と最後の頁 C01037~C01037
掲載論文のDOI(デジタルオブジェクト識別子) 10.1088/1748-0221/13/01/C01037	 査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著

1 . 著者名 Ono Shun、Yamada Miho、Arai Yasuo、Tsuboyama Toru、Togawa Manabu、Mori Teppei、Kurachi Ikuo、 Hara Kazuhiko、Ikegami Yoichi、Sekigawa Daisuke、Endo Shun、Ishikawa Akimasa	4.巻 213
2.論文標題 A Monolithic Pixel Sensor with Fine Space-Time Resolution Based on Silicon-on-Insulator Technology for the ILC Vertex Detector	5 . 発行年 2018年
3.雑誌名 Springer	6.最初と最後の頁 370~374
掲載論文のDOI (デジタルオブジェクト識別子) 10.1007/978-981-13-1316-5_69	 査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
1 . 著者名 Ono Shun、Yamada Miho、Togawa Manabu、Arai Yasuo、Tsuboyama Toru、Kurachi Ikuo、Ikegami Yoichi、Hara Kazuhiko、Li Taohan、Ishikawa Akimasa	4.巻 924
2.論文標題 Development of a monolithic pixel sensor based on SOI technology for the ILC vertex detector	5 . 発行年 2018年
3.雑誌名 Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment	6.最初と最後の頁 431~435
掲載論文のDOI (デジタルオプジェクト識別子) 10.1016/j.nima.2018.06.075	 査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著
〔学会発表〕 計14件(うち招待講演 2件/うち国際学会 7件)	
1.発表者名 山田美帆	
2 . 発表標題 3次元積層半導体量子イメージセンサー	
3 . 学会等名 SAT 2021 テクノロジー・ショーケース	

4 . 発表年
2020年
1.発表者名
Miho Yamada
2.発表標題
R&D Status of Monolithic SOI Pixel Sensor for Vertex Detector
a. W.A. or co
3.学会等名
VERTEX2020(招待講演)(国際学会)
4. 発表年
2020年

1.発表者名 山田美帆
2 . 発表標題 ILC崩壊点検出器に向けた三次元積層化 SOIピクセルセンサーSOFISTの開発
3.学会等名 日本物理学会秋季大会
4. 発表年 2020年
1.発表者名 山田美帆
2.発表標題 国際リニアコライダー実験にむけた三次元積層技術を用いた高位置・時間分解能ピクセル検出器
3 . 学会等名 第2回 SOIコンソーシアム研究会(招待講演)
4.発表年 2020年
1 . 発表者名 Miho Yamada
2 . 発表標題 3D Integrated Pixel Sensor with Silicon-on-Insulator Technology for the International Linear Collider Experiment
3 . 学会等名 IEEE 3DIC 2019 (国際学会)
4 . 発表年 2019年
1.発表者名 Hitoshi Murayama
2.発表標題 Development of monolithic SOI pixel sensors capable of fine measurements of space and time
3 . 学会等名 HSTD12 (国際学会)
4.発表年 2019年

1.発表者名
Toru Tsuboyama
2. 発表標題
Evaluation the first SOI pixel detector with 3D integration technology
- WARRE
3.学会等名
HSTD12 (国際学会)
4. 発表年
2019年
1. 発表者名
Toru Tsuboyama
2.発表標題
3D integration of readout chip for the SOI pixel sensors
3
3.学会等名
VERTEX2019 (国際学会)
· Water
4. 発表年
2019年
1. 発表者名
山田美帆
o 70 - 14 - 14 - 14 - 14 - 14 - 14 - 14 - 1
2.発表標題
三次元積層技術を用いた高エネルギー加速器実験における次世代ピクセル検出器の研究開発
2 HA#4
3.学会等名 第6回,10次三纬尼火港休息之人,以为人共和党会
第3回 「3次元積層半導体量子イメージセンサ研究会」
, Natr
4.発表年 - 2010年
2019年
1. 発表者名
Miho Yamada
2、改丰価昭
2. 発表標題
An SOI Monolithic Pixel Detector for Fine Measurement of Space and Time for the ILC Experiment
2
3 . 学会等名
ALCW2018(国際学会)
 A
4 . 発表年
2018年

1.発表者名 山田美帆
2 . 発表標題 ILC 崩壊点検出器に向けた SOI ピクセルセンサー SOFIST のビーム試験
3.学会等名 日本物理学会秋季大会
4 . 発表年 2018年
1 . 発表者名 Miho Yamada
2. 発表標題 Monolithic Pixel Detector "SOFIST" for Particle Accelerator Experiment
3.学会等名 第一回量子線イメージング研究会
4 . 発表年 2018年
1 . 発表者名 Miho Yamada
2 . 発表標題 A new SOI monolithic pixel sensor with fine space and time resolution for the ILC Vertex detector
3 . 学会等名 IEEE NSS/MIC 2018 (国際学会)
4 . 発表年 2018年
1.発表者名 山田美帆
2 . 発表標題 三次元積層技術を用いた高エネルギー加速器実験における次世代ピクセル検出器の研究開発
3 . 学会等名 3次元積層半導体量子イメージセンサ研究会
4 . 発表年 2019年

〔図書〕 計0件

〔出願〕 計0件

〔取得〕 計1件

産業財産権の名称 RADIATION-DAMAGE-COMPENSATION-CIRCUIT AND SOI-MOSFET	発明者 I. Kurachi et al.	権利者同左
産業財産権の種類、番号	取得年	国内・外国の別
特許、US10418985B2	2020年	外国

〔その他〕

-

6.研究組織

U			
	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考

7.科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8. 本研究に関連して実施した国際共同研究の実施状況

共同研究相手国	相手方研究機関
---------	---------