様式 C-19

科学研究費補助金研究成果報告書

平成23年 6月 2日現在

機関番号:12601				
研究種目:若手研究(A)				
研究期間:2007~2009				
課題番号:19680015				
研究課題名(和文) シリコン拡張CPGによるMEMSデバイスの制御				
研究課題名(英文) MEMS device control by expanded silicon CPG				
研究代表者 河野 崇(KOHNO TAKASHI) 末末古光光 先本社(新研究) 光光振				
東京大学・生産技術研究所・准教授 研究者番号:90447350				

研究成果の概要(和文):神経細胞及びシナプスの電気生理学的性質を模倣した電子回路である シリコンニューロン及びシリコンシナプス回路、さらにそれらを相互接続したシリコンCPG を設計した。この際、数理的手法を用いて従来に比べ大幅に単純な回路で神経の複雑なダイナ ミクスを実現することに成功した。これらを集積回路実装し特性評価を行うとともに、静電M EMS アクチュエータの制御用インターフェイス回路の設計及びアクチュエータからのフィ ードバック情報を得る手法を開発した。

研究成果の概要(英文): Silicon neuron and synapse circuits emulate the electrophysiological behavior of the neuron and the synapse. In addition to these circuits, Silicon CPG, their mutual coupling, were designed utilizing mathematical techniques, which allowed us to implement the complex dynamics in neurons by far simpler circuitry than conventional circuits. These circuits were implemented in the integrated circuits and evaluated. In addition, a control interface circuit for connection with an electrostatic MEMS actuator was designed and the technique to obtain feedback information from the actuator was developed.

			(金額単位:円)
	直接経費	間接経費	合 計
2007年度	7, 500, 000	2, 250, 000	9, 750, 000
2008年度	5, 900, 000	1, 770, 000	7, 670, 000
2009年度	4, 300, 000	1, 290, 000	5, 590, 000
年度			
年度			
総計	17, 700, 000	5, 310, 000	23, 010, 000

交付決定額

研究分野:総合領域

科研費の分科・細目:情報学・生体生命情報学 キーワード:脳型情報処理、シリコンニューロン、脳・神経、先端機能デバイス

1. 研究開始当初の背景

シリコンニューロン回路は、神経細胞の電 気生理学的挙動を模倣した電子回路であり、 神経ネットワークと同等の能力をもつ電子 回路システム、神経補綴デバイスなどバイオ メディカルデバイス、リアルタイムシミュレ ータなどへの応用を念頭に研究されている。 研究開始時、シリコンニューロン回路は神経 細胞膜のイオン透過性を記述する複雑な微 分方程式を解くアナログ回路として実現さ れるか、あるいは、リーキーインテグレート アンドファイアモデルのような非常に単純 化された現象論的モデルを回路実装するか、 のどちらかの手法で設計されていた。前者 (コンダクタンス・ベース)では、神経細胞 の複雑な挙動をよく再現することができた が、回路が非常に複雑となり、複数のシリコ ンニューロン回路を接続したシリコン神経 ネットワークの実現に技術的なハードルが 高かった。後者は、単純で安定した回路で実 現可能だが、神経細胞の挙動のごく一部のみ を抽象的なレベルで再現するにとどまって いた。このため、シリコン神経ネットワーク に期待されていた、コンパクト、超低消費電 力でありながら柔軟な処理能力をもつ制御 系、情報処理系という特徴を完全に実現する には至っていなかった。

2. 研究の目的

神経細胞の挙動の本質を簡潔な微分方程 式で記述するために定性的モデルが古くか ら研究されてきたが、その際に使用される位 相平面解析や分岐解析といった非線形数学 の手法を応用することによって、シンプルな 回路で神経細胞と本質的に同等のダイナミ クスをもつシリコンニューロン回路を実現 し、超低消費電力なシリコン神経ネットワー ク回路を構築するためのプラットフォーム を構築することが本研究の目標である。その 応用先として、末梢神経系に存在する運動パ ターン生成神経ネットワークであるCPG を構築し、MEMS アクチュエータデバイス への組込み制御回路としての動作を念頭に 置いた。

3.研究の方法

まず、数理的手法を用いることにより、集 積電子回路で効率的に実現することのでき るシリコンニューロン回路の理論モデルを 設計し、数値計算によって挙動を検証した。 図1にも示すように、この理論モデルは、定 性的神経細胞モデルによって明らかにされ てきた神経細胞の挙動の本質的メカニズム を、集積電子回路で実現しやすい関数を用い て構築したものである。本研究では、現在最 も低コストで安定した製造が期待できるC MOSテクノロジを用いて集積回路を実装 し、さらに、超低消費電力動作を実現するた めトランジスタをサブスレショルド領域で 動作させた。この条件下で最も簡単に実現で き安定動作の期待できる差動対回路の特性 曲線であるハイパボリックタンジェント曲 線の組み合わせにより理論モデルを構築し た。

次にこのモデルを電子回路化し、回路シミ ュレータ上で、理論モデルと電子回路の理想 モデルとの差異がシリコンニューロン回路 の挙動に本質的なエラーを生じないことを 検証してから、通常の集積回路設計の手法に 従ってレイアウトマスクを設計し、外部ファ ウンダリ(TSMC)にて試作した。最後に 試作チップを動作させてその挙動を検証した。

また、MEMSアクチュエータデバイスは、 他研究室で製作された静電アクチュエータ アレイを用い、ディスクリートMOSFET 及び、高耐圧オペアンプを用いてシリコンニ ューロン回路との接続を行う。



4. 研究成果

神経細胞はスパイクと呼ばれる、細胞膜電 位の素早い上昇下降によって情報を送受信 している。神経細胞の中には、連続してスパ イクを発生する期間とスパイクを全く発生 しない期間が交互に出現する(バースト発 火)ものがあり、バーストニューロンと呼ば れている。バースト発火は末梢神経系におけ る運動器官の制御だけでなく、中枢神経系に おける情報処理においても重要な役割を果 たしていると考えられている。本研究では、 外部からの設定信号に従ってバースト発火 の可・不可や種類を選択することのできるシ リコンニューロン回路を実現すること、及び キネティックモデルと呼ばれる比較的詳細 なシナプスモデルに基づいたシリコンシナ プス回路を実現することにより、研究目的で ある、シリコン神経ネットワーク回路のため のプラットフォームを構築した。

(1)シリコンニューロンモデルと回路

様々なタイプのバースト発火のうち、4 変 数までの定性的モデルがよく研究されてい る。本研究では、前述のように、ハイパボリ ックタンジェント曲線を用いて時定数の短 い(速い)サブシステムの位相平面構造およ び分岐構造を構築し、これに時定数の長い (遅い)サブシステムを追加することによっ て、4変数までの定性的モデルと同等の数理 構造を持つシリコンニューロンモデルを構 築した。このモデルが、定性的モデル研究に よってメカニズムが解明されているバース ト発火のうち、方形波バースト、楕円バース ト、双曲バーストを実現できることを数値計 算によって確認した。また、遅い系を切り離 すことによって、ホジキン分類のクラスI、 クラスIIのどちらも実現可能であること も確認した。

このシリコンニューロンモデルを実装す るシリコンニューロン回路を、TSMCの提 供するСМОS 0.35μmプロセス用に 設計した。この回路のブロック図は図2に示 す通りであり、ハイパボリックタンジェント 及びこれに相似な特性曲線を持つ回路ブロ ック(f, g, h)の出力電流が、電流モード 積分器によって積分され、その出力が電流ス イッチ(SW1、2,4)を経由して細胞膜 電位を表現するキャパシタに接続される構 造となっている。電流モード積分器は、サブ スレショルド領域で動作する直線性の高い 回路であり、数多くの先行研究で動作実績が あるものを採用した。図中の電圧クランプア ンプは、電気生理学実験における電圧クラン プと同原理でシリコンニューロン回路の内 部特性を計測するための回路であり、SW3 をオンにし、SW1、SW2、SW4をオフ にすることによって、位相平面上のナルクラ インを描出することができる(ナルクライン モード)。ナルクラインの構造を基にして回 路へ与えるパラメータ電圧を決定すること



図2 シリコンニューロン回路のブロック図



により、理論モデルと電子回路との特性の誤 差やLSI製造誤差を吸収することができ る。SW3をオフにするとシリコンニューロ ンとして動作する。このとき、SW1のみを オンにして速いサブシステムのみ動作させ ると、バースト発火を行わないシリコンニュ ーロンとなり、ホジキン分類のクラスI、I Iを実現することができる。SW1及びSW 2をオンにすると、3変数モードとなり、方 形波バースト及び楕円バーストを実現可能 である。このとき、SW1のみをオンにし、 刺激電流 Istim を十分低速で増減させること によって *v-q*位相平面上の安定構造を描出し、 この構造を基に遅いサブシステムに付与す るパラメータ電圧を決定することができる。 また、SW1、SW2及びSW4をオンとす ることにより4変数モードとなり、双曲バー ストを実現することができる。以上について HSPICE回路シミュレータを用いて確 認した。図3に方形波バースト時のシミュレ ーションの結果を示す。方形波バーストを発 生する神経細胞モデルでは、遅いサブシステ ムのパラメータを調節することによって 様々な挙動が観測されることが理論研究に よって明らかにされているが、シリコンニュ ーロン回路のシミュレーションでもこれら



の理論研究の結果と同等の、連続発火(a)、 カオス的連続発火(b)、バースト発火(c)(e)、 カオス的バースト発火が起こることを確認 した。また、双曲バースト時のシミュレーシ ョン結果を図4に示す。

(2)シリコンシナプスモデルと回路

神経細胞同士の結合であるシナプスのう ち、化学伝達物質の放出によって情報を伝え るAMPA及びGABA_Aシナプスと同等の ダイナミクスを持つシリコンシナプスを設 計した。化学伝達物質の反応過程を表現する モデルをキネティックモデルと呼ぶが、これ と同じ数理構造を持つモデルをシリコンニ ューロンと同様にハイパボリックタンジェ ント曲線を用いて構築し、回路化した。回路 ブロックは図5に示す通りであり、シリコン ニューロン回路の膜電位を入力とし、化学伝 達物質の量を表現する電流 Iat へ変換して差 動対回路を利用した積分回路で積分、最後に ターゲットとなるシリコンニューロン回路 (後シナプスシリコンニューロン回路)の膜 電位とシナプス電位との差を反映して出力 電流 Isyn へ変換する。シナプス電位や結合 強度、時定数は回路に付与するパラメータ電 圧によって調節ができる。本回路の矩形波入 力に対する応答のHSPICEシミュレーシ ョンの結果を図6に示す。ここではシナプス 電位が一定であり、後シナプスシリコンニュ







図 6 シリコンシナプスのシミュレーション結果

ーロン回路の膜電位 *Imem* を様々な値に設定 した結果を示している。後シナプスニューロ ンの膜電位に依存して抑制性、興奮性が切り 替わるシナプスが存在することが知られて いるが、これに相当する機能を実現できてい ることがわかる。

(3) C P G 回路

末梢神経系では、CPGと呼ばれる小規模 神経ネットワークが運動パターンを生成し ていることが知られている。神経細胞が抑制 性シナプスで相互結合したハーフセンター オシレータが最もよく知られている。設計し たシリコンニューロン回路2回路を、設計し たシリコンシナプス回路で相互結合し、シリ コンハーフセンターオシレータを構築した。 シリコンニューロン回路は方形波バースト するよう設定されており、シリコンシナプス 回路のシナプス電位は十分低く設定されて おり、抑制性シナプスとして働いている。典 型的な動作波形を図7に示す。反位相同期し ており、ハーフセンターオシレータとして機 能していることが確かめられた。



(4) シリコンニューロン V L S I

ハーフセンターオシレータを相互結合し た拡張CPGがロボット制御などに有用で あることが示されているが、このようなシス テムを実現可能とするため、設計したシリコ ンニューロン回路1回路に対し、設計したシ リコンシナプス回路を2回路、さらにギャッ プジャンクションと呼ばれる電気結合と同 等の回路を1回路結合したユニットを、TS MC CMOS 0.35 µmプロセスを用 いて集積回路化した(図8)。シリコンシナプ ス回路は、簡単なレイアウト変更のみで右側 に追加することができるよう設計されてい る。ギャップジャンクション回路は知り子ニ ューロン回路の下側に配置されているが、非 常に小さいため図8ではマークしていない。 また、遅いサブシステムに用いる電流モード 積分器は非常に大きなキャパシタが必要と なるため、今回は図2の s-ブロックを省略し、



図8 シリコンニューロンVLSI

3変数のみ実装した。このシリコンニューロンVLSIの回路実験結果を図9に示す。ナルクラインモードにより速いサブシステムの位相平面構造を描出し(a)、これをもとにパラメータ電圧を決定した。(b)はクラスIの発火特性をもつ速いサブシステムの挙動例であり、(c)は方形波バースト例である。 方形波バーストでは、ノイズの影響によりバースト発火が安定しなかった。これは、方形 波バーストがノイズ感受性の高い数学的構造を持つためであると予想され、これに対す る対策として、*q*ナルクラインを急峻化する 回路を考案したものの、効果が不十分であっ た。より効果的な対策が今後の課題である。 シナプスには、神経細胞から入力されたス







図9 シリコンニューロンVLSIの挙動

パイクを積分して平滑化する作用がある。シ リコンニューロン回路の生成するスパイク に、シリコンシナプス回路を経由して平滑化 された信号を重畳してMEMS静電アクチ ュエータに付与したとき、電流の絶対値がア クチュエータの現在の変位と正の相関をも つことを確かめ、ディスクリートMOSFE Tデバイスを用いて、シリコンニューロン回 路とのインターフェイス回路を設計した。こ れにより、一般的な静電アクチュエータから フィードバック情報を得ることが可能とな り、シリコン神経ネットワークと組み合わせ て自律的なスマートMEMSアクチュエー タを実現することができることを示した。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計3件)

- <u>Takashi Kohno</u> and Kazuyuki Aihara, Mathematical-model-based design method of silicon burst neurons, 査読 有, Neurocomputing, Vol. 71, pp. 1619-1628, 2008.
- ② <u>Takashi Kohno</u> and Kazuzyuki Aihara, A Design Method for Analog and Digital Silicon Neurons -Mathematical-Model -Based Method-, 査読有, AIP Conference Proceedings, Vol. 1028, pp. 113-128, 2008.
- ③ Munehisa Sekikawa, <u>Takashi Kohno</u>, and Kazuyuki Aihara, An integrated circuit design of a silicon neuron and its measurement results, 査読有, Journal of Artificial Life and Robotics, Vol. 13, No. 1, pp. 116-119, 2008.

〔学会発表〕(計11件)

- <u>Takashi Kohno</u> and Kazuyuki Aihara, "A mathematical-structure-based aVLSI silicon neuron model," Proceedings of the 2010 International Symposium on Nonlinear Theory and its Applications, pp. 261-264, 2010年9月7日, クラク フ, ポーランド.
- ② Timothee Levi and <u>Takashi Kohno</u>, "Silicon Neural Network Circuits for Smart-MEMs Systems", 2009 CMOS Emerging Technologies Workshop, 2009 年9月24日,バンクーバ、カナダ.
- ③ <u>Takashi Kohno</u> and Kazuyuki Aihara, "A Hindmarsh-Rose type silicon neuron", Proceedings of the 3rd International Conference on Complex Systems and Applications, p. 197, 2009 年 7 月 1

日,ルアーブル,フランス.

- ① <u>Takashi Kohno</u> and Kazuyuki Aihara, "A simple aVLSI burst silicon neuron circuit, "Proceedings of the 2008 International Symposium on Nonlinear Theory and its Applications, pp. 556-559, 2008年9月10日, ブタペスト, ハンガリー.
- ⑤ <u>Takashi Kohno</u> and Kazuyuki Aihara, "A Design Method for Analog and Digital Silicon Neurons -- Mathematical-Model -Based Method--", Proceedings of BIOCOMP2007, pp. 81-82, 2007 年 9 月 26 日, ヴィエトリスルマーレ, イタリ ア.

〔図書〕(計2件)

- <u>河野 崇</u>, "第9章 ニューロモルフィ ック・ハードウェア----神経系を模倣す る", "理工系からの脳科学入門", 合 原一幸, 神崎亮平編, 東京大学出版会, pp. 165-187, 2008.
- 河野 <u>崇</u>, "第3編, 第4節 2. シリコンシナプス", 「自己組織化ハンドブック", 国武豊喜監修, NTS, pp. 856-858, 2009.

[その他]

- <u>河野</u>崇,「数理モデルに基づいたシリ コンニューロン設計法」,融合バイオ、 東京大学生産技術研究所・大阪大学産業 科学研究所間ワークショップ,2007年3 月12日,大阪.
- <u>河野 崇</u>,「電子回路で作る人工ニュー ロン」,第十五回脳の世紀シンポジウム, 2007 年 9 月 13 日,東京.
- <u>河野 崇</u>,「複雑系コンピューティン グ」,第十六回科学技術交流フォーラム, 2009年9月7日,大阪.

6. 研究組織

 (1)研究代表者 河野 崇(KOHNO TAKASHI)
東京大学・生産技術研究所・准教授 研究者番号:90447350