科学研究費助成事業

研究成果報告書



平成 26 年 6月 10 日現在

機関番号: 3 4 3 1 5
研究種目: 基盤研究(B)
研究期間: 2011 ~ 2013
課題番号: 2 3 3 0 0 0 1 5
研究課題名(和文)大規模恒久保存基盤システムの構成方式の検討
研究課題名(英文)Architecture for Large-scale Long-term Digital Storage System
研究代表者
越智 裕之(Ochi, Hiroyuki)
立命館大学・情報理工学部・教授
研究者番号: 4 0 2 6 4 9 5 7
交付決定額(研究期間全体): (直接経費) 14,600,000円、(間接経費) 4,380,000円

研究成果の概要(和文):長寿命なデジタル記憶システムの実現に向け、長期安定性に優れるマスクROMの実装された シリコンウエハ全体を完全に絶縁層で封止し、非接触で電源供給や相互通信を行うための構成方式の検討を行った。 非接触電源供給技術としてオンチップ太陽電池に注目し、ブーストインターリープ太陽電池を提案した。非接触相互通 信技術としてオンチップダイポールアンテナに注目し、低消費電力な送受信回路を提案した。高集積、超低電圧動作が 可能なNAND型マスクROMの特性を明らかにした。これらを総合して恒久保存メディアのアーキテクチャ検討を行い、待 機時消費電力を極限まで削減する階層的なパワーゲーティング手法の有用性を示した。

研究成果の概要(英文): To realize digital data storage systems of extremely long lifetime, architecture f or sealed wafer-scale mask ROM that is capable of contactless power delivery and contactless mutual commun ication has been investigated in order to enhance robustness of mask ROM device. As for contactless power delivery, on-chip solar cell has been investigated, and "boost interleaved solar cell" has been proposed. As for contactless mutual communication, low power Tx/Rx circuits to utilize onchip dipole antenna. NAND-type high-density low operating voltage mask ROM has been designed and evaluate d. Finally, hierarchical architecture with aggressive power-gating feature has been developed.

研究分野: 総合領域

科研費の分科・細目: 情報学・計算機システム・ネットワーク

キーワード: 非接触通信 非接触電源供給 オンチップ太陽電池 長期信頼性 マスクROM アドホックネットワーク

1. 研究開始当初の背景

人類がこれまでアナログメディアで蓄積 してきた書物、音楽、映像等の文化遺産のデ ジタル化や、今後増加するオンラインコンテ ンツの散逸防止、及びこれらを広く利用に供 することの重要性が指摘されており、先進諸 国の国会図書館等がデジタルアーカイブ化 に取り組みつつある[1]。しかし、既存の光 ディスクやハードディスク、フラッシュメモ リ等は情報保持の仕組み(磁気、電荷)や耐 久性(機械的損傷、腐食)に問題があり、寿 命は数10年と言われている[2,3]。更に既存 メディアは気温や湿度の管理と定期的複製 が不可欠であり、ランニングコストが大きい。

研究代表者らは、長寿命なデジタル記憶メ ディアとしてマスク ROM に注目した。マスク ROMは地球上で極めて安定な物質であるSi及 びSi0。と、その中に埋設されたメタル配線か らなり、その構造(ビア穴の有無等)によっ てデータを保持している。磁気や電荷等の減 衰しやすい物理量に依存せず、ディスクのよ うに回転させなくてもよい。製造コストに関 しては、マスクコストを低減できる EB 直描 技術が有望であり、廉価なガラス基盤 LSI も 視野に入る[4]。更に研究代表者らはマスク ROM の長期信頼性を一層高める方策として、 マスク ROM の実装されたシリコンチップ全体 を完全に絶縁層(SiO2等)で封止し、エネル ギー供給や外界とのデータのやり取りを全 て非接触で行うことを考えた[5]。これによ り、百~千年のスパンでの劣化要因と考えら れる端子の腐食や磨耗、ボンディング部のボ イド発生等を排除できる。この恒久保存メデ ィアの実現例として、研究代表者らはデータ 送受と電源供給を電磁誘導結合で行うチッ プを試作している[6]。

記憶メディア自体を集積回路上に実現す ることで、従来の記憶メディアにはなかった 様々な付加機能を持たせることも可能にな る。各記憶メディアに相互通信する機構を持 たせることで可能となる大規模アーカイブ システムの実現例を図1に示す[7]。図中の 各メディアは自律的にアドホックネットワ ークを形成し、メディアを順不同で図中のメ ディアラックに挿入するだけで、サーバから アクセス可能な状態となる。これにより高い スケーラビリティを有する大規模アーカイ ブシステムを容易に構築できる。



図 1: 恒久保存メディアを用いたスケーラブ ルな大規模アーカイブシステムの実現例[7]

2. 研究の目的

本研究は、千年以上の寿命と高いアクセス 性を兼ね備えたデジタル記憶メディアを開 発して大規模アーカイブシステムを実現す ることを目的とする。提案システムが実現さ れれば、貴重な文化遺産を閲覧に供しながら 千年のスパンで保存することが可能となり、 情報学の様々な分野や、ひいては人類の文化 に大きなインパクトがあると考えられる。

研究の方法

提案する恒久保存メディアやシステムを 実現するためには、様々な要素技術を改良、 ないしは新規開発し、取捨選択の上、性能と コストのトレードオフが最適となるようシ ステムを詳細化することが必要である。まず、 非接触電源供給技術、非接触通信技術、およ び超低電圧動作可能なマスク ROM について予 備検討を行い、これらを総合して恒久保存メ ディアのアーキテクチャ詳細化を行う。

4. 研究成果

(1)オンチップ非接触電源供給技術①背景

ここでは、オンチップ非接触電源供給の手 段としてオンチップ太陽電池を取り上げ、こ こから高い電圧を取り出すためのスイッチ 付き太陽電池の回路方式について述べる。

太陽電池は機械部品を用いない単純な構造からなり、単位面積当たりのエネルギー生成量も比較的多い。また一般的な CMOS プロセスのシリコン基板上に容易に実装できる。しかし LSI 用のシリコン単結晶の場合、単一の PN 接合ダイオードでは解放時電圧が 0.5 V程度にとどまる[8]。更に大きな電位差を得るためには複数の太陽電池を直列接続すれば良いが、通常の CMOS プロセスでは複数のダイオードが P 基板を介して短絡してしまうことに注意しなければならない (図 2)。



文献[9]は、複数のNウェル領域をP基板 で隔離することで素子分離を試みたが、損失 が大きかったと報告している(図3)。



●2つの寄生ダイオードのアノードがP基板を介して短絡する ●2つの寄生ダイオードにも光が当たって発電し、AとBを等電位にしようと働く 図 3:寄生太陽電池による短絡

文献[10-12]は P 拡散-N ウェルダイオード と P 基板-N 拡散ダイオードを直列接続するこ とを提案したものである(図 4)。これは P 基 板-N ウェル間の寄生ダイオードをメタル配 線で短絡して無効化するものと期待された が、やはり損失が大きい旨報告されている。 これは右側に上から P-N-P の構造があり、こ れが寄生バイポーラトランジスタ(上から E-B-C)として働くためであると考えられる。



図4: 異種ダイオード2個の直列回路

②スイッチ付き太陽電池

研究代表者らは、太陽電池の寄生容量を利 用してチャージポンプを実現する回路方式 を考案した。図5(a)は最も基本的な構造であ り、図5(b)はその等価回路である。説明の都 合上、図5ではスイッチSが使われているが、 実際はPMOSトランジスタ等で実現する。



- (b) 等価回路
- 図 5: スイッチ付き太陽電池

この回路の動作は以下の通りである。

- (1) スイッチSを開放した状態で光を照射すると、図5(b)に電流源で示した起電力が生じる。GND (P基板)の電位を0Vとしたとき、Nの電位は-0.5V程度、V+の電位は0V程度となり、接合部Cの寄生容量が充電される。なお、接合部B~Cの寄生バイポーラトランジスタはコレクタ電位がエミッタ電位と同程度のため、コレクタ電流が流れることはない。
- (2) 光を照射したままSを閉じると、Nの電 位が約-0.5VからOVまで上昇し、V+の電 位は約OVから約+0.5Vまで上昇する。
- (3) S を閉じた状態を維持すると、接合部 B ~Cの寄生バイポーラトランジスタおよび V+に外付けされた負荷を介して接合 部 Cの寄生容量が放電され、V+の電位が 減少する(無負荷の場合は、接合部 Cの 起電力が寄生バイポーラトランジスタ のリーク電流を上回るため、[10-12]で 報告されているように V+の電位は高い まま保たれる)。
- (4) V+の電位がある程度下がったらSを開放 する。これにより寄生バイポーラトラン

ジスタは OFF になる。また V+の電位は一 旦 GND よりも低くなるが、接合部 C の起 電力により接合部 C の寄生容量が充電さ れ、(1)の状態まで回復する。以下、(2) ~(4)を繰り返す。

実際にはスイッチ S の役割を果たす PMOS トランジスタの他に、出力 V+の電位が高い時 だけ V+を負荷と接続する PMOS トランジスタ、 ならびに、これら PMOS トランジスタを制御 するためのタイミング回路が必要である。タ イミング回路は、同一チップ上に別途実現さ れた太陽電池で駆動されるリングオシレー タ等によって実現可能である(このタイミン グ回路はメタルで遮光する)。

③ブーストインターリーブ型太陽電池

スイッチ付き太陽電池に更に外付け容量 (MIM キャパシタ等)を加えて出力電圧を高 め、その同じ回路2つを交互に動作させて出 力電圧の平滑化を狙ったブーストインター リーブ型太陽電池回路を提案する(図6)。



図 6: ブーストインターリーブ太陽電池

図6で左側は充電中であり、太陽電池はス イッチ付き太陽電池の(4)の状態にあり、C1 はNW1-GND間の太陽電池によって充電されつ つある。図6の右側は放電中であり、スイッ チ付き太陽電池の(2)の状態にある太陽電池 の出力A2に充電済みのC2が直列に接続され、 その電圧をOUT端子に出力している。

④評価

50k1x の照度を想定した回路シミュレーションを行った結果を図7に示す。図4の太陽 電池(conventional)と比べ大幅に出力が向上していることが読み取れる。



(2) オンチップ非接触データ通信技術①背景

ここでは、オンチップ非接触データ通信の 手段としてオンチップダイポールアンテナ を用いた電磁波通信を取り上げ、その低消費 電力化のための回路方式について述べる。 送受信双方が非接触電源供給で動作する チップ間非接触データ通信を実現するため には、極限的な低消費電力化が不可欠である。 例えば送信側が強力な電磁波を出力するこ とを要するバックスキャタ方式は使用でき ないし、受信側で高ゲインの増幅器である LNA を使用することも消費電力の観点から不 適切である。低消費電力な非接触データ通信 方式として電磁誘導結合を用いた手法があ るが、通信距離が 0.2mm 程度であり、チップ 同士をほぼ密着させる必要がある。

ここでは、電磁誘導結合よりも長距離の通 信ができると期待される電磁波通信につい て検討し、これを低消費電力で実現するため の送信回路および受信回路について考える。

②アンテナ

ここでは、チップ上に形成できるアンテナ のサイズの上限を仮に 10mm×1mm と想定し、 折り返し回数が 3 回から 13 回までのメアン ダダイポールアンテナについて、電磁場解析 ソフト Femtet を用いて評価した。この結果、 図 8 に示す折り返し回数が 6 回のものが最も 共振周波数が低かった。図 9 にこのアンテナ の S₁₁を示す。





図 9: オンチップメアンダダイポールアンテ ナの S₁₁特性

③送信回路

上述のアンテナの共振周波数の搬送波を リングオシレータ等で発振させることは容 易ではない。ここでは図 10 に示すショック ウェーブジェネレータ(SWG)を用いる。こ れは LC 共振回路にステップ信号を印加する ことによってこの共振周波数の信号を取り 出すものである。



図 10: SWG を用いた送信回路

④受信回路

受信回路は増幅器としてインバータを3段

使用し、その出力を検波するためにショット キーバリアダイオードを使用する。

インバータを増幅器として使用するため には、入力電位をそのインバータの論理的閾 値電圧にバイアスしてやる必要がある。この ために図 11 のようにバイアス発生回路を設 けることも考えられるが、(1)常時貫通電流 が流れることとなり、特に通信待ち受け状態 での電力浪費が大きい、(2)チップ内プロセ スばらつきにより、必ずしも最適なバイアス が発生できるとは限らない、といった問題点 がある。ここでは受信開始前に各インバータ の入出力をトランスミッションゲートで短 絡することで入力バイアスを設定し、その後 このトランスミッションゲートを OFF にする ことで増幅動作をさせるプリチャージ増幅 回路を採用する (図 12)。この回路のために 通信開始タイミングを与えるべく、次に述べ る低消費電力な起動回路(待ち受け回路)を 導入する。



図 11: インバータ増幅回路



図 12: プリチャージ増幅回路

⑤起動回路

起動回路(図13)は入力信号を直接検波し て積分回路に印加し、その微小な電位の上昇 を大崎らのレベルシフタによって検出する 方式を採る。大崎らのレベルシフタはサブス レッショルド領域の小振幅のディジタル信 号を rail-to-rail のディジタル信号に変換 するために提案されたものであるが、消費電 力が極めて少ないという特徴があり、本目的 のように小振幅のアナログ信号を波形整形 する目的にも好適である。





⑥評価

提案する非接触データ通信回路の全体の 構成を図 14 に示す。また、回路シミュレー ションで評価した消費電力を表1に示す。こ の表より、提案する送受信回路は図 11 の増 幅回路を用いた方法に比べ、消費電力を通信 時で約半分、待機中は約4桁削減できている ことがわかる。



図 14: 提案する非接触データ通信回路の全体構成

表1: 消費電力の比較

状態	回路	図 11 [W]	図 12 [W]
通信 時	送信回路	1.22e-3	1.60e-4
	受信回路	2.89e-3	8.08e-4
	起動回路	_	4.86e-6
	全体	4.1-e-3	9.74e-4
待機時	送信回路	1.20e-9	1.86e-9
	受信回路	3.79e-3	1.37e-7
	起動回路	_	8.92e-9
	全体	3.79e-3	1.47e-7

(3)高集積なマスク ROM の設計と評価 面積密度で優れる NAND 型マスク ROM につ いて、65nm プロセスで設計・試作を行い、評 価を行った。ここでは、最小サイズのトラン ジスタを使用して 32 ビット×32 語の NAND 型 マスク ROM を設計した。

図 15(a)は試作チップの顕微鏡写真であり、 図 15(b)はマスク ROM部のレイアウトである。



図 15: 試作した NAND 型マスク ROM

最小サイズのトランジスタを用いてフル カスタム設計した32ビット×32語のメモリセ ルアレイの面積は114µm²であり、ビット当た りでは 0.11µm²/bit である。行デコーダ、セ ンスアンプ、列選択回路等の周辺回路が相対 的に大きな面積を占めているが、これらは今 回、スタンダードセルライブラリを用いて設 計しており、フルカスタム設計すれば大幅に 面積を削減できると考えられる。実測により、 動作周波数 100MHz の時、電源電圧 0.7~1.2V の範囲で正常に動作することを確認した。

(4) ウエハスケールの密封型マスク ROM の ための低消費電力アーキテクチャ

①背景

ここでは、ウエハ1枚にマスク ROM と太陽 電池を敷き詰めた恒久保存メディアを考え、 太陽電池の占める面積を抑えるための、低消 費電力化アーキテクチャについて検討する。 文献[8]より、オンチップ太陽電池から得 られる電力は 20k1x の照度下で 0.22mW/mm² 程度である。ウエハ上に敷き詰めるマスク ROM の消費電力を極限まで抑える必要がある。

②H-tree アーキテクチャ

図 16 のようなアーキテクチャを提案する。 これにより、使用しているマスク ROM ブロッ ク以外を全てパワーゲーティングすること ができ、ウエハ内を結ぶ長距離配線を非同期 のシリアル通信として実現することにより 配線面積を削減し、配線遅延に頑強なアクセ スを実現するものである。なお、ランダムア クセスはサポートせず、読出しは H-tree の 深さ優先探索の順で行われる。図中の binary sequencer (緑色)間を結ぶ線はコントロー ラから ROM に向かう起動信号とクロック信号、 および ROM からコントローラに向かうデータ 信号および終了信号の計4本のみである。



③評価

65nm プロセスの 12 インチウエハ上にウエ ハスケールのマスク ROM を実現した場合の構 成を表2に示す。ウエハスケールのマスク ROM にクロックゲーティングだけを適用した場 合、リーク電力が極めて大きくなってしまい、 これを賄うために大きな太陽電池が必要と なってしまうことがわかる。パワーゲーティ ングを適用してリーク電力を抑制すること により、太陽電池の占める面積を全体の 1% まで抑えることができることが示された。

表 2: 階層的アクセス方式によるウエハスケ ールマスク ROM の実現

	-	
	クロックゲ	パワーゲー
	ーティング	ティング使
	のみ	用(提案)
ステージ数	25 段	26 段
メモリ容量	32Gbit	64Gbit
動作電力	1.13mW	1.17mW
リーク電力	5.94W	0.131W
太陽電池面積	26400 mm ²	588mm ²
回路面積	28000 mm ²	55900 mm ²
太陽電池の 面積占有率	48.5%	1.0%

- (5) 参考文献
- [1] 米国国会図書館, "World Digital Library Project," http://www.worlddigitallibrary.org/
- [2] The Science and Technology Council of the Academy of Motion Picture Arts and Sciences, "Digital Storage Technology," The Digital Dilemma, Section 5.1, http://www.oscars.org/ council/digital_dilemma/
- [3] C. J. Shahani, et al., "Longevity of CD Media: Research at the Library of Congress," http: //www.loc.gov/preserv/studyofCDlongevity.pdf
- [4] B. Lee, et al., "A CPU on a glass substrate using CG-silicon TFTs," ISSCC 2003, pp. 164-165, 2003.
- [5] 今井, 中村, 越智, 太田, 小野: "半導体記憶装置 および記憶システム," 特願2007-258836, 2007 年 10月2日出願
- [6] Y. Yuxiang, N. Miura, S. Imai, H. Ochi, and T. Kuroda: "Digital Rosetta Stone: a sealed permanent memory with inductive-coupling power and data link," Symposium on VLSI Circuits, pp. 26-27, 2009.
- [7] 今井, 中村, 越智, 太田, 小野: "記憶システムお よびそれに用いられる半導体記憶装置," 特願 2008-182931, 2008 年7月14日出願
- [8] N. Guilar, et al., "Integrated solar energy harvesting and storage," ISLPED'06, pp. 20-24, 2006.
- [9] G Perlaky, et al., "Sensor powering with integrated MOS compatible solar cell array," IEEE Design and Diagnostics of Electronic Circuits and Systems, pp. 251-253, 2006.
- [10] J. Armer, et al., "Method and apparatus for powering circuitry with on-chip solar cells within a common substrate," US Patent US 7,098,394 B2, Aug. 29, 2006.
- [11] Y. Arima, et al., "On-chip solar battery structure for CMOS LSI," IEICE Electronics Express, vol. 3, no. 13, pp. 287-291, 2006.
- [12] F. Horiguchi, "Integration of series-connected on-chip solar battery in a triple-well CMOS LSI," ESSDERC 2011, pp. 371-374, 2011.

5. 主な発表論文等 (研究代表者、研究分担者及び連携研究者には下線) 〔雑誌論文〕(計0件)

- 〔学会発表〕(計2件)
- 発表者名: 佐川善彦、廣本正之、佐藤高 史、越智裕之、発表標題: "低電圧起動回 路を用いた省電力チップ間非接触通信 回路"、学会名: 第166 回システムと LSI の設計技術研究会、発表年月日: 2014 年5月29日、発表場所: 北九州国際会 議場(福岡県)
- ② 発表者名: Shinya Matsuda, Takashi Imagawa, <u>Hiroshi Tsutsui</u>, <u>Takashi</u> <u>Sato</u>, <u>Yukihiro Nakamura</u>, and <u>Hiroyuki Ochi</u>、発表標題:"Architecture for sealed wafer-scale mask ROM for long-term digital data preservation"、 学会名:28th Intl. Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)、発表年 月日:2013年7月1日、発表場所:Yeosu, (Korea)

〔図書〕(計0件)

〔産業財産権〕 〇出願状況(計1件)

名称:太陽電池、複合太陽電池および集積回路 発明者:越智裕之、佐藤高史、池辺卓 権利者:国立大学法人京都大学 種類:特許 番号:特願 2013-020277 出願年月日:2013 年 02 月 05 日 国内外の別: 国内

- ○取得状況(計0件)
- 〔その他〕 該当なし
- 6.研究組織
 (1)研究代表者
 越智 裕之 (OCHI HIROYUKI)
 立命館大学・情報理工学部・教授
 研究者番号: 40264957
- (2)研究分担者
 佐藤 高史(SATO TAKASHI)
 京都大学・情報学研究科・教授
 研究者番号: 20431992

筒井 弘(TSUTSUI HIROSHI)北海道大学・情報科学研究科・准教授研究者番号: 30402803

中村 行宏 (NAKAMURA YUKIHIRO)立命館大学・総合科学技術研究機構・教授研究者番号: 60283628

(3)連携研究者該当なし