科学研究費助成事業 研究成果報告書



平成 26 年 6月11日現在

機関番号: 12601 研究種目: 若手研究(B) 研究期間: 2011~2013 課題番号: 23700051

研究課題名(和文)システムレベル設計に対する入出力タイミングを考慮した等価性検証手法に関する研究

研究課題名 (英文) Equivalence Checking for System-Level Designs Having Different Input-Output Timings

研究代表者

松本 剛史 (MATSUMOTO, Takeshi)

東京大学・大規模集積システム設計教育研究センター・助教

研究者番号:40536140

交付決定額(研究期間全体):(直接経費) 2,800,000円、(間接経費) 840,000円

研究成果の概要(和文):組み込み機器やVLSIの設計記述の論理的な正しさを検証する手法について研究を行った。その中でも、研究の対象は、与えられた2つの設計記述が論理的に等価かどうかを調べる等価性検証である。また、検証対象は、近年、広く用いられるようになったシステムレベル設計と呼ばれる抽象度の高い設計記述である。本研究では、システムレベル設計記述に対して、その入出力タイミングを考慮した等価性検証手法、および、内部等価点の効率的な探索手法について研究を行い、システムレベル設計記述の等価性検証をより高性能化することを目指した。

研究成果の概要(英文): In this work, design verification methods for embedded systems or VLSIs are studie d. The purpose of design verification is to check whether a given design is correct or not and provide failing patterns if incorrect. We focus on equivalence checking of given two designs. Our target of verification is system-level design, which is a highly abstracted design level and has become widely applied recently. We proposed equivalence checking methods that can deal with different input/output timings between given two designs. In addition, we have developed a method to detect potentially equivalent internal variables in designs. The purposed of this work is to improve the ability of equivalence checking for system-level designs by those proposed methods.

研究分野: 総合領域

科研費の分科・細目: 情報学

キーワード: 等価性検証 システムレベル設計 形式的検証

1.研究開始当初の背景

多くの組込み機器は、多数のハードウェアと ソフトウェアを含むシステムであり、その設 計の正しさの検証は非常に難しい問題にな っている。様々な検証手法が適用されている が、その中で、等価性検証は強力なバグ検出 手法の1つである。つまり、既に十分に検証 された設計(ゴールデンモデル)と検証対象 の設計の等価性を検証し、反例があれば検証 対象の設計には設計誤りがあることが分か る。また、等価性を検証しながら設計を進め る場合、どの部分で動作仕様の変更がなされ たか、を明確にできるため、VLSI 製品を搭 載した自動車・人工衛星などにおいて不具合 があった際に、その VLSI 製品がどのような 動作を行うことが設計段階で保証されてい るのか、を顧客に対して説明することができ る。実用的には、論理合成前後の組合せ回路 の等価性検証は確立された技術であり、動作 合成前後の動作設計と RTL 設計の等価性検 証においても商用ツールが存在する。一方で、 システムレベル設計記述に対する等価性検 証技術はほとんど存在しない。システムレベ ルとは、C 言語等で与えられたシステム全体 の動作仕様を出発点として、並列性導入・並 列動作間の同期設計・ソフト/ハード分割・IP 割当などを行う設計段階であり、多くの設計 記述変更・詳細化が行われるため、等価性検 証ツールの必要性は実際に非常に高いと考 えられる。

2.研究の目的

(1)時間経過を含む2つの設計における等価性の定義と表現方法の考案

時間経過記述(例えば、SystemC言語における wait 文や SpecC言語における waitfor 文)を含むシステム設計記述において、計算に必要な入力値が与えられるタイミングと計算結果を表す出力値が現れるタイミングを数学的に指定する方法を考案する。単純な一定スループット・レイテンシによる指定法をベースにして、割込みなどのイベント駆動型動作や通信プロトコルによる動作に対しても、検証において考慮すべき入出力のタイミングを考慮した等価性指定方法を検討し、実際のシステムレベル設計記述における等価性が表現できるかを明らかにする。

(2)2つの設計間で成り立つ可能性のある タイミング条件の自動推定手法の考案 前項の等価性指定法を用いて、2つの設計間 で成立する可能性のある等価性の自動推定 手法を考案する。手法は、いくつかの異なる 前提条件に対して検討する。その前提条件と しては、(i)入力信号の対応関係とタイミング が与えられた場合に、出力信号の対応関係と タイミングを推定する、(ii)入出力信号の対応 関係が与えられたときに、その正しい入力・ 出力タイミングを推定する、を対象とする。 手順としては、まず、設計記述のシミュレーションを行い、等価になる時刻の情報を持った内部等価点候補を抽出し、それらの間の依存関係を解析することにより、設計間で成立つ可能性のある時刻を考慮した等価性をある。具体的には、シミュレーションによって「時刻 t1 における変数 A と時刻 t2 における変数 B が等価」のような形で内部等によって「候補を抽出し、設計記述を解析によって「候補1が成り立つならば、候補2が成り立つ」のような依存関係を構築する。

(3)システムレベル設計記述に対する等価 性検証における検証性能の向上

3.研究の方法

(1)形式的等価性検証を行う環境の構築 研究を進めるために必要な検証環境の構築 を行う。基本的な等価性検証の手法は、研究 代表者がこれまで研究開発を進めてきた記 号シミュレーション手法に基づく等価性検 証ツールを利用する。この手法は、既にツー ルとして基本的な実装が済んでおり、SpecC 言語記述に対して検証を行うことができる。 本研究では、この基本手法を拡張して、タイ ミングを考慮した等価性検証機能とボトム アップに等価性を検証する機能を追加する。 前者は、等価性を指定するインタフェースの 変更と既に証明された等価性を管理する内 部データベースの改良によって実現可能で ある。後者については、目的の(2)で述べ たような内部等価点をUninterpreted関数と して表現し、これを等価性検証において利用 することにより実現する。Uninterpreted 関 数とは、関数名と全ての引数が等価であれば、 その関数の戻り値を等価である、とする考え 方であり、関数の内部論理を参照することな く等価性の判定を行うことができる。

(2)入出力タイミングを考慮した等価性の 数学的定義の検討

2 つの設計間の等価性を数学的に定義し、 その表現法を検討する。このとき、入出力 タイミングも含めた定義にすることが本研 究の特徴の一つである。この定義によって、 スループット・レイテンシー定動作、イベント駆動型動作、ある通信プロトコルに従った動作等を行う幅広い設計に対して等価性を指定できるようにする。

(3)等価性検証アルゴリズムの改良

記号シミュレーションに基づく等価性検証 手法では、分岐数に対して、検証時間が指数 的に増加するという問題があった。そこで、 各分岐が終了するポイントにおいて、そのポイントで再収斂する実行パスに関する記号 シミュレーション結果をマージすることに よって、記号シミュレーションに要する計算 量を減らす手法を導入する。実装は、(1) の等価性検証ツール上で行い、企業から提供 された例題を用いて評価を行う。

(4)内部等価点を効率的に求める手法の研 究開発

内部等価点の利用は等価性検証の効率化において非常に重要であることが知られている。本研究では、GPGPUを用いて、効率的に内部等価点を求める手法を提案・評価する。

(5)等価性検証をシミュレーションによって検証する手法の検討

近年、設計中の一部が任意に論理変更した場合に、それを検出するためのテストパタン生成手法が研究されている。これは、別の見方をすれば、その「一部」の論理を同定するためのテストパタンが生成できるということである。そこで、この考え方を等価性検証に応用し、2 つの設計が等価でない場合、その2 つの設計はどの程度「不等価」であるのか、を示す指標として、不等価となるテストパタン集合の利用を検討する。

4.研究成果

(1)等価性検証ツールの改善

従来から研究開発を行っている等価性検証ツールの機能改善・性能改善を行った。ツールは、これまでに約 10 の大学・企業(海外を含む)に対して、評価のために提供されており、評価結果を受けたバグ修正や改善がなされた。また、第3節(3)で示した性能改善を取り入れた結果、分岐数 20 の例題において、10 倍の検証時間高速化を実現することができた。

(2)タイミングを考慮した等価性検証ツー ルインタフェース

フィルタや信号処理、暗号化・復号化では、 データが一定の時間間隔で到着し、ハードウェアで処理される場合が多い。これは、言い 換えれば、一定のスループットでハードウェ アが動作するということである。等価性検証 では、等価であることを仮定する入力変数の 対と等価であるかどうかを検証する出力変 数の対をあらかじめ指定し、指定した仮定が 成り立つ場合に、指定した等価性がどのよう な入力パタンに対しても成立するかどうかを調べている。本成果によって、この指定において、各入力変数・出力変数のスループットとレイテンシを指定できるようになった。また、入出力変数が有効であるための条件(例えば、リセット信号がオフであることの人間である。ベンチマーク例題や企業から提供された例題を通して、処理に使われる変数・処理結果を表す変数が特定のタイミングで入力・出力される場合においても、等価性検証が可能であることを示した。

(3)内部等価点候補の効率的な抽出手法 GPGPUを用いて、設計記述中の内部変数のうち、等価になる可能性がある候補を抽出する 手法を実装した。この手法では、与えられたシミュレーション結果に対して、指定された 時間幅の中で成り立つ変数間の等価性を網 羅的に調べることができる。提案手法を GPGPU上に実装して評価した結果、通常のCPU 上での実行と比べて、30倍高速に内部等価点 候補を抽出できることが確認できた。

(4)シミュレーションによる等価性検証の 実現

第3節(4)で述べた考え方によって、シミ ュレーションによって等価性を検証する手 法を検討し、そこで必要となるテストパタン 生成に成功した。この手法では、まず、既に 十分に検証がなされており正しいことが保 証されている設計(または、正しいと信じる に足る設計)に対して、ある範囲の変更が行 われることを想定する。その変更によって、 変更前後の設計が不等価になる場合、その全 てを検出するテストパタンを生成する。正し い(と信じられる)設計と検証対象の設計の 等価性検証を行う際には、生成されたテスト パタンを用いてシミュレーションを行うこ とにより、不等価(元の設計からの論理変更) を検出することができる。本研究では、初期 実験として、10 行程度の C プログラムに対し てテストパタン生成を行い、パタン数が数百 程度であること、パタン生成時間が 10 分程 度であることを確認した。今後は、より大規 模な設計例題での評価を行っていく予定で ある。

(5)検証結果が不等価である場合の原因箇 所の特定

等価であることが期待される2つの設計記述の等価性検証結果が等価でなかった場合には、設計中のどの部分が原因で不等価であるのか(言い換えれば、どこを修正すれば等価になるのか)を求める必要がある。本研究では、充足可能性判定ソルバーが出力するUNSAT コアと呼ばれる項集合や設計記述の依存関係を利用して、修正候補箇所を求める手法を提案した。

5 . 主な発表論文等

[雑誌論文](計1件)

S. Jo, <u>T. Matsumoto</u>, M. Fujita, SAT-based Automatic Rectification and Debugging of Combinational Circuits with LUT Insertions, IPSJ Transactions on System LSI Design Methodology, 查読有, Vol. 7, 2014, pp. 46-55,

DOI: 10.2197/ipsjtsldm.7.46

[学会発表](計6件)

松本剛史,城怜史,藤田昌宏,プログラム可能データパスとSMT ソルバーを利用した高位設計デバッグ手法,組込み技術とネットワークに関するワークショップ ETNET2014,2014年3月15日,石垣,沖縄

M. Fujita, <u>T. Matsumoto</u>, S. Jo, FOF: Functionally Observable Fault and its ATPG techniques, IFIP/IEEE 21st International Conference on Very Large Scale Integration and System-on-Chip, Oct. 6th-9th, 2013, Istanbul, Turkey

K. Oshima, <u>T. Matsumoto</u>, M. Fujita, A debugging method for gate level circuit designs by introducing programmability, IFIP/IEEE 21st International Confer-ence on Very Large Scale Integration and System-on-Chip, Oct. 6th-9th, 2013, Istanbul, Turkey

S. Ono, <u>T. Matsumoto</u>, M. Fujita, Automatic Assertion Extraction in Gate-Level Simulation Using GPGPUs, IEEE 30th International Conference on Computer Design, Sep. 30th-Oct. 3rd, 2012, Montreal, Canada

T. Matsumoto, S. Ono, M. Fujita, An Efficient Method to Localize Correct Bugs in High-Level Designs Using Counterexamples and Potential Dependence, IEEE/IFIP 20th International Symposium on Very Large Scale Integration, Oct. 7th-10th, 2012, Santa Cruz, USA

李在城, <u>松本剛史</u>, 藤田昌宏, 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討, 組込み技術とネットワークに関するワークショップ ETNET2012, 2012 年3月2日, 松島, 宮城

[図書](計0件)

〔産業財産権〕 出願状況(計0件)

取得状況(計0件)

〔その他〕 なし

6. 研究組織

(1)研究代表者

松本 剛史 (MATSUMOTO Takeshi) 東京大学・大規模集積システム設計教育研 究センター・助教

研究者番号: 40536140

(2)研究分担者 なし

(3)連携研究者 なし