## 科学研究費助成事業

研究成果報告書

科研費

平成 2 7 年 6 月 1 1 日現在 機関番号: 8 2 6 2 6 研究種目:基盤研究(A) 研究期間: 2012 ~ 2014 課題番号: 2 4 2 4 6 0 5 8 研究課題名(和文) 族 p チャネルMOSFETのための価電子帯エンジニアリングと界面双極子制御 研究課題名(英文) Valence-band engineering and interface-dipole control for realizing III-V pMOSFET 研究代表者 安田 哲二(Yasuda, Tetsuji)

独立行政法人産業技術総合研究所・ナノエレクトロニクス研究部門・研究部門長

研究者番号:90220152

交付決定額(研究期間全体):(直接経費) 35,100,000円

研究成果の概要(和文):CMOSのnチャネルとpチャネルを同一の高移動度 - 族半導体で構成する技術を目指し、GaS bとInGaAsを候補として研究を進めた。GaSbに関して、界面双極子と界面準位の関係に着目しつつMOS界面を高品質化す ると共に、GaSb表面処理法を確立した。更に、Si上へ高品質GaSbを形成するナノコンタクトヘテロエピタキシャル技術 を開発した。InGaAsに関して、バンドエンジニアリングの手法としてのInとGaのオーダリングに着目し、第一原理計算 により有効質量がオーダリングに依存することを見出した。また、量子補正モンテカルロ法により - MOSFETの電流 駆動力や遅延時間の決定要因を明らかにした。

研究成果の概要(英文): Purpose of this study was to establish the technology for forming the high-mobility CMOS using a common III-V semiconductor material for the n-channel and p-channel. GaSb and InGaAs were chosen as the candidate materials. For GaSb, high-quality MOS interfaces were achieved while the relation between the interface dipoles and interface traps were examined. Surface treatment processes for GaSb were also established. Furthermore, nanocontact heteroepitaxy technique was developed for growing high-quality GaSb layer on Si. For InGaAs, In/Ga cation ordering was investigated as a possible method of the band engineering. The first-principles calculations showed that the effective mass of the carriers were affected by the ordering. Current drivability and delay time in the III-V MOSFETs were analyzed by using Monte Carlo simulation considering the quantum effects.

研究分野: 半導体プロセス

キーワード:電子・電気材料 - 族化合物半導体 表面・界面物性 MOSFET エピタキシャル成長

2版

#### 1.研究開始当初の背景

微細化が物理限界を迎える CMOS 回路の 更なる高性能化のために、電子移動度の大き い - 族半導体を CMOS の n チャネルに、 ホール移動度の大きい Ge を p チャネルに用 いるアプローチが注目を集めている。 - と Ge という異種材料を混載した CMOS は作製 プロセスが複雑になるため、n チャネルと p チャネルの材料を同一にすることが望まし い。その実現を目指して、Ge の nMOS を高 性能化する研究が進められているが、本研究 開始当初は - 半導体の pMOSFET の高性 能化は十分に検討されていなかった。

pMOSFET の 本研究では、高性能な -実現を目指して、以下の2つを解決すべき課 題として設定した。まず、pMOSFET 動作の ために、価電子帯端近傍における界面準位 Dit を低く抑えることである(概ね 10<sup>12</sup> cm<sup>-2</sup>eV<sup>-1</sup> 以下)。 - 族半導体は電荷中性点 がバンドギャップの上半分にあるため Dit が 伝導帯端に近いところで最小となり、価電子 帯端近傍では高くなる傾向がある。我々が本 研究提案前に得た結果では、InGaAs の nMOSFET の場合、チャネル移動度と閾値シ フトとに明瞭な相関が見られた[引用文献]。 この相関は、界面準位分布が界面双極子によ って変調される可能性を示唆した。そこで本 研究では、界面双極子制御と Dit の関係に着 目しつつ、MOS 界面の高品質化を目指した。

もう一つの課題は、軽いホールのみを電流 キャリアとして用いるための価電子帯エン ジニアリング手法の確立である。 - 族半導 体の価電子帯では軽いホールと重いホール の状態が縮退している。この縮退を解くこと で、pMOSFETの高電流駆動力化が実現でき る。比較的低温で成長した InGaAs ではカチ オン(InとGa)がオーダリングすることが 知られているが、このオーダリングを制御す れば価電子帯の縮退を解くことができる可 能性がある[引用文献]。そこで、本研究課 題ではオーダリングがバンド構造に及ぼす 影響についても検討することとした。

2.研究の目的

本研究は、 - CMOS の n チャネルと p チャネルを同一材料で構成するために、ホー ル有効質量が比較的小さな - 族半導体を 用いた p チャネル MOSFET の高性能化を目 指す。具体的には、界面双極子制御に着目し た MOS 界面高品質化、カチオンオーダリン グ制御に着目したバンドエンジニアリング に ついて検討するとともに、高性能 MOSFET 実現のために欠かせない - 族エ ピタキシャル層の高品質化、及び、デバイス 構造設計・特性解析技術についても検討する。

3.研究の方法

対象とする - 族半導体として、高性能 nMOSFETが既に実証されているInGaAsと、 電荷中性点が価電子帯端に近く良好な pMOSFET 動作が期待できる GaSb の 2 つの 材料を選んで研究を進めた。

MOS 界面高品質化については、MBE 装置 にて半導体表面を調整した上に超高真空環 境にてゲート絶縁膜を形成することにより 界面構造を精密に制御した。また、量産に適 した MOS 構造形成プロセスとして、プラズ マ等の活性種による表面前処理について、オ ージェ電子分光によるその場診断法を適用 しながら検討した。価電子帯エンジニアリン グについては、オーダリングとバンド構造の 関係を第一原理計算により検討した。エピタ キシャル成長層の高品質化については GaSb のヘテロエピ成長にフォーカスし、上述の MBE 装置を用いた Si 基板上への成長と MOCVD による GaAs 基板上への成長につい て検討した。MOSFET 構造設計・特性解析 技術に関しては、量子補正モンテカルロ法に よるシミュレーションを行った。

#### 4.研究成果

(1)界面双極子に着目した III-V MOS 界面 高品質化

MOSFET 動作に適した高品質な GaSb MOS 構造を目指して、界面双極子やキャリ ア捕獲準位等の界面電気特性と界面結合状 態の関係を詳しく調べた。まず、MBE によ リ p 型 GaSb 基板上に4 種類の表面再構成を 形 成 し た [(001)-(2×5), (001)-c(2×6), (001)-(1×3), (111)A-(2×2)]。なお、それぞれ の表面は、STM により原子レベルで平坦で かつ目的の表面再構成が形成されているこ とを確認している。表面の評価には低速電子 線回折も活用した。

次に、高真空電子ビーム蒸着法を用いて High-k 材料として一般的なハフニウム酸化 膜(HfO2)を堆積し、MOS キャパシタを作製 した。ここで、GaSb 最表面原子と酸素の結 合(Sb-O および Ga-O)が HfO<sub>2</sub>/GaSb 界面 に形成されるように、HfO2 堆積後の PDA(post deposition annealing)条件を設定 した [N. Miyata, Materials, 5, 512 (2012).]。 まず、GaSb(001)-c(2×6)表面上に形成した MOS キャパシタの室温 C-V 測定を行ったと ころ、以下の特徴が認められた (図1(a))。 (1) 過去の報告例に比べて正ゲートバイアス 側の反転領域に強い周波数分散が現れ、低い 界面準位密度(D<sub>it</sub>)が期待された。(2)フラ ットバンド電圧(Vfb)の正バイアス側への大 きなシフトが認められ(~1V)、大きな界面 ダイポールの存在が示唆された。(3)電気的ス トレスに対して不安定であり、ヒステリシス や繰り返し測定による C-V 曲線の変化が認 められた。

以上の結果を踏まえ、界面構造の安定化を 目的として PMA (post metallization annealing)の効果を評価した。300 の PMA により電気的不安定性は改善すること、さら に界面ダイポールがほぼ消失することが明 らかとなった。すなわち、閾値制御の観点で は、PMA が効果的であると言える。また、 GaSb(001)-c(2×6)表面は 1.5 ML の Sb で覆 われていることから、PMA 処理前の HfO<sub>2</sub>/GaSb 界面にはSb-O 結合が優先的に残 っていると推測される。すなわち、界面ダイ ポールの起源は Sb-O 結合であり、PMA によ り Sb-O が熱分解するためにダイポールが消 失すると考えられる。 実際、Sb 酸化物の熱分 解は 300 程度で進行することが過去に報告 されており、本報告の温度域と一致している。 一方、PMA による反転領域の C-V 周波数分 散の減少が確認された (図 1 (b))。高周波 C-V 特性より見積もられる FLF (Fermi level movement efficiency)値は PMA 温度の上昇 とともに減少しており、PMA による界面準 位密度の増加が示唆された。



図 1 GaSb(001)-c(2x6)表面に形成した MOS キャパシタの C-V 特性。

(a) PMA 処理前、(b) 300 PMA 処理後。



図2 界面準位密度 D<sub>it</sub>の初期表面依存性。 伝導帯近傍の D<sub>it</sub> 最小値とミッドギャップよ り 0.1 eV 低エネルギーの D<sub>it</sub> 値をプロット。 比較のため高周波 C-V 特性より見積った FLME 値をプロット。

界面準位特性を詳しく調べるため、温度可 変コンダクタンス測定によりギャップ内の *Dit*分布を評価した。4 種類の表面上に形成し た全ての MOS キャパシタにおいて、300 の PMA 後も価電子帯近傍では *Dit*が 2x10<sup>12</sup> cm<sup>-2</sup>eV<sup>-1</sup>程度に抑制されており、本研究で目 標とした *Dit* 特性をほぼ達成できていること がわかった (図2)。一方、ミッドギャップ 付近から伝導帯近傍までは、*Dit*が大幅に増加 しており、その値は次の順番で初期表面構造

に依存した $[(001)-(2\times5) > (001)-c(2\times6) >$ (001)-(1×3)>(111)A-(2×2)]。この関係は、再 構成表面の Sb 被覆率(θsb)に一致しており  $ML, \theta_{Sb/(001)-c(2\times 6)}=1.5$  $[\theta_{Sb/(001)}-(2\times5)=1.8]$  $ML, \theta_{Sb/(001)-(1\times3)}=1.0$   $ML, \theta_{Sb/(111)A-(2\times2)}=0.25$ ML]、D<sub>it</sub>の絶対値も表面 Sb 原子量とおよ そ一致した。この結果は、PMA 処理前に界 面に形成されていた Sb-O 結合が熱分解する ことで Sb 原子を生成し、バンドギャップ上 側の界面準位となることを示唆している。以 上の結果より、バンドギャップ全体において 界面準位を抑制するためには、初期表面の Sb 被服率を抑え、かつ絶縁膜形成工程において Sb 酸化物を形成しないプロセスの構築が重 要であると結論される。

ここまで、超高真空環境にて原子レベルで 制御した GaSb 表面に対してゲート絶縁膜を 形成した場合の結果を述べた。界面構造と電 気特性の関係の明確化するためにはこの方 法が適しているが、超高真空を用いるプロセ スは量産に向いていない。以下では、超高真 空環境での結果を参考にしつつ、量産技術と の親和性の良い GaSb 表面処理技術や ALD によるゲート絶縁膜形成プロセスについて 検討した結果をまとめる。

絶縁膜堆積前の GaSb の表面状態が MOS 構造の電気的特性に大きく影響するが、 GaSb 表面が大気に曝されると GaOx と SbOx で構成される GaSb 自然酸化膜が直ち に形成される。自然酸化膜を除去するため、 塩酸処理が一般的に行われているが、GaSb の自然酸化膜を塩酸処理によって完全に除 去することは困難であり、また、塩酸処理は 表面リークの要因となるメタリックな Sb を 生成する。そこで、本研究ではまず、ALD 法 によって絶縁膜 Al<sub>2</sub>O<sub>3</sub>堆積する場合について、 GaSb基板の塩酸処理とin-situ真空アニール が MOS 構造の特性に与える影響を調べた。 絶縁膜堆積には、酸化剤として水とオゾンを 利用したケースを検討した。その結果、絶縁 膜を堆積する前に塩酸処理を施した上で、 in-situ 真空アニール処理により、フェルミレ ベルピニングを解除できることを明らかに した。塩酸処理は Sb 酸化物の量を減らし、 このことが in-situ 真空アニール時の Ga2O3 の成長を抑制する。XPS 解析よれば、真空ア ニールによってメタリックな Sb や Sb2O3の 量が明確に減少しており、これが良好なフェ ルミレベル変調を得るための鍵であること が分かった。一方、真空アニールの温度を上 げるにつれ、Ditの減少が確認されたが、同時 に周波数分散の増大も観測された。Sb 酸化物 は熱的に除去可能なものの、Ga 酸化物は、 高温真空アニールにおいても除去されず、さ らに 400 以上の熱処理では、表面荒れが生 じることがわかった。CVの評価からは、Dit のエネルギー分布の変化が示唆され、Dit減少 と周波数分散増大はトレードオフの関係に あることが分かった。そのため、界面制御技 術としては自然酸化膜除去と Sb 酸化物の形

成を抑制する適切な条件を見つけること、も しくは、GaSb 表面の清浄化にはプロセス温 度の低下が望まれることが明らかになった。

そこで、RF ラジカルビームを用いて活性 化させた水素を利用して、GaSb 表面の清浄 化可能かどうかを、オージェ電子分光測定で 表面原子を観測することで調べた。その結果、 活性化させた水素をGaSb 表面に照射しなが ら 300 でアニールすることで、GaSb 表面 のGa2O3をGa2Oに還元させた上で熱脱離さ せ、酸化膜の全く無いGaSbの清浄表面を得 ることがわかった。昇温脱離分析からも、水 素による還元反応により低温で熱脱離過程 が進むことがわかった。また、このGaSbの 清浄表面は十分な平坦性を維持しているこ とを AFM 像より確認した。

界面双極子の強度を制御する一つの方法 として、窒化層の導入が考えられる。酸化物 が存在する表面では、窒化プロセスを施して も導入できる窒素量には限界がある。先の実 験で酸化膜の無いGaSbの清浄表面が得られ たことから、清浄表面形成後に連続して窒化 することを試みた。その結果、GaSb 清浄表 面にプラズマ装置で活性化した N<sub>2</sub>を RF パ ワー300W、基板温度 300 で照射すること に成功した。GaSb 清浄表面を純窒化すること に成功した。GaSb の純窒化による界面双極 子制御とそれに伴う D<sub>it</sub>分布の変調は、今後 の検討課題である。



図 3 GaSb pMOSFET の Is-VG 特性と IG-VG特性

上記のように開発を進めてきた界面制御 技術を用いて GaSb pMOSFET の動作実証 を進めた。近年、Si MOS 技術で使われてい るシリサイドと同様なメタルS/D形成技術が 注目を集めているが、GaSb においても Ni-GaSb 合金により低温でアロイ化するこ と、低シート抵抗を得られることを見出した。 この技術を利用してn型のGaSb基板上への pMOSFET の試作を行った。試作したデバイ スの Is-Vg 特性から求めた ON-OFF 比は ~100 と比較的良好な pMOSFET 動作を確 認することに成功し、p チャネルとn チャネ ルが同一材料から成る -CMOS の実現 可能性が示された(図3)。しかしながら、 移動度は予想よりもはるかに低いものであ

り、GaSb FET 試作特有のコンタクト技術や MOS 構造への影響が懸念される熱管理など 試作周辺の開発要素も多く存在することが わかった。

(2) - 族半導体エピタキシャル成長層の 高品質化

Si 基板上に良好な特性の GaSb 系デバイス を作製するために不可欠な GaSb ヘテロエピ タキシャル層の高品質化に向けて、本研究で は、(i) Si(100)上へのナノコンタクトヘテロ エピタキシー(NCH)法および(ii) Si(111)上で のInAs中間層を用いた方法の検討を行った。 NCH法:Si(001)上に形成した極薄(~0.3nm) 酸化膜上に2ML程度のGeを照射してナノス ケールの高密度ボイドを作製する。その上に MBE 法により GaSb 薄膜(300nm)を成長さ せ、次いで EB 蒸着法により HfO2 膜(6nm) を堆積させる。酸素雰囲気中での PDA を行 った後に Au 電極の MOS キャパシタを作製 し、PMA 処理を行った。NCH-GaSb 表面の ドメイン幅は平均で 100 nm、RMS 表面ラフ ネスは 2.2nm と見積もられ、過去の報告例と 同等の GaSb 表面の成長が確認できた。 HfO<sub>2</sub>/GaSb MOS キャパシタの C-V特性は、 バルク GaSb 基板上のものと比べて、正バイ アス側の周波数分散が小さく、GaSb 表面の ポテンシャル変調は不十分であることが示 唆される。その原因としては、MOS 界面準 位や GaSb 膜中欠陥による少数キャリア増加 の影響が推測される。NCH-GaSb 中の欠陥 形成の主たる要因としては、ダブルドメイン の形成が挙げられる。これを抑制するために、 4°-off (001) 基板および(111) 基板を用いて NCH 成長を行ったが、表面ラフネスはそれ ぞれ 5.6nm、9.9nm となり膜質の向上には至 らなかった。

<u>InAs 中間層法</u>: Si(111)上に直接 GaSb 膜 を成長させた場合、高密度の欠陥を含む GaSb が島状に成長する。一方、あらかじめ 1ML の In で終端した Si(111)表面上では高 品質かつ平坦な InAs(111)A 薄膜が成長する。 我々は、InAs と GaSb の格子定数がきわめ て近いことに着目し、この InAs(111)A 薄膜 (> 2nm)を基板として用いることにより、高 品質な GaSb(111)A 薄膜(300nm)の成長に成 功した。ミスフィット転位は InAs/Si(111)界 面に周期的に形成され、GaSb 膜中の欠陥密 度は非常に低い(10<sup>6</sup> cm<sup>-2</sup>以下)。GaSb 成長膜 上に EB蒸着法を用いて作製した HfO<sub>2</sub>/GaSb MOS キャパシタはバルク GaSb(111)A 基板 上の場合と同等の特性を示した。

次にGaSbをpMOSのチャネル材料として 使用するために、GaAs において実績のある Siドーパントを用いた n型GaSb薄膜成長の 検討を行った。GaSb(001)の場合Siはp型ド ーパントとなるが、GaSb(111)Aではn型と なった。したがって、(111)A面を用いて pMOSを作製するためにはSiドーピングが 有効であり、(001)面の場合にはTe等のドー パントが必要であることが明らかとなった。 以上に述べた Si 基板上へ GaSb を形成す る新しい技術に加えて、より実用に近いエピ タキシャル基板の形成技術である MOCVD 法による GaAs(001)基板上への GaSb 成長に ついても、GaSb 層の性能と MOS 界面形成 前の表面状態の評価を行った。GaSb 成長前 に低温 GaSb バッファー層を導入することで、 ミスフィット転位列を生じさせ、結果的に平 坦性の良い GaSb(001)層を得られることが 分かった。n 型不純物としてとして Te をドー プして、キャリア密度  $N_D \sim 2 \times 10^{17}$  cm<sup>-3</sup> 電 子移動度  $\mu_e \sim 2400$  cm<sup>2</sup>/Vsec の高品質な GaSb 層を得ることに成功した。

(3)カチオンのオーダリングに着目した価電子帯エンジニアリング

InGaAsをpMOSFETに用いる際の価電子 帯エンジニアリングに向けた基礎検討とし て、InGaAs 中のカチオン(In、Ga)のオー ダリング(逆に言うとランダムネス)がバン ド構造にどのように影響するかについて第 一原理計算を用いて調べた。 · 族半導体を 族(In、Ga)と 族 [111]方向に見ると、 (As)の原子が交互に並んでいる。 族元素 のInとGaの並びが異なる構造について変え て有効質量がどのように変化するか調べた。 有効質量については[110]、[1-10]の2方位に ついて考えた。まずはカチオンが混在してい ない GaAs と InAs について調べた。有効質 量比はそれぞれ 0.030、0.031 となった。[110]、 [1-10]では同じ値となり異方性はなかった。 次に In と Ga が混在する系について調べた。 最も理想的にオーダーした構造として、In と Ga が交互に並ぶ系について調べたところ、 有効質量比はそれぞれの方向に対して 0.068、 0.028 となり異方性が現れた。In と Ga の並 びにランダムネスを取り入れていくと、有効 質量比は 0.081、0.032 = > 0.109、0.040 と 変化していった。つまり、ランダムネスと入 れると有効質量は大きくなっていく。一方で、 異方性の程度について考えると、2.4 倍、2.5 倍、2.7 倍とほぼ同レベルではあるがやや大 きくなっていくことがわかった。これらの第 一原理計算の結果と実験から抽出した誘電 率異方性とを比較して計算の妥当性を確認 した上で、価電子帯の縮退をオーダリング制 御によって解く可能性を検討することを計 画していたが、合金系のバンド構造の計算が 予想以上に難航したため、本研究期間にはこ れを実施するには至らなかった。

(4)III-V MOSFET 構造設計・特性解析技 術

量子補正モンテカルロ(MC)シミュレータ を用いて、チャネル材料を InGaAs、GaAs、 InP としたダブルゲート(DG)構造の -MOSFET 内で発生する遅延時間(*v*)の解析を 行い、*v*発生のメカニズムを明らかにすると 共に、高速化のための指針を示した。

ソース領域で熱平衡状態にある電子の運 動量分布は,ポテンシャルボトルネックに至 る過程で負の成分を失い、ボトルネックでは 半球状となる。これが注入速度の起源となる。 ボトルネックよりチャネルに注入された電 子は電界により加速され,さらにドレイン領 域に入ると運動量・エネルギー緩和して再び 熱平衡状態に戻る。チャネルを微小なセグメ ントに分割して各セグメントの τを計算する ことにより,デバイス内の 7分布を求めたと ころ, 7 分布はポテンシャル障壁の裾からボ トルネックに至るまでの電子の運動量分布 の変調に起因する領域(a),電子がチャネルを 走行するのに要する走行時間の領域(b),チャ ネルのドレイン端での運動量・エネルギー緩 和に起因する領域(c)の3つに分割されること が分かった。デバイス内で発生する全遅延時 間は
て分布を積分することにより計算するこ とができる。

領域(a)のτはポテンシャル障壁が高いほど 大きくなる。InP は電子有効質量が大きく状 態密度が高いため,実効的にポテンシャル障 壁が低くなり,  $\tau$  も小さいことが分かった。 領域(b)の τはチャネル内の平均電子速度が大 きいほど小さくなる。InGaAs は最も電子有 効質量が小さくボトルネックでの注入速度 が最も高いが,合金散乱による逆方向散乱が 高頻度で起こるため,チャネルの平均電子速 度が低下してしまう。一方 InP では注入速度 は低いが,チャネル内の主要な散乱が有極性 光学フォノン散乱であるため,電子の運動量 変化量が小さく,平均電子速度の低下が小さ い。結果として, InPの r が最も小さいこと が分かった。領域(c)の τはチャネルのドレイ ン端で運動量・エネルギー緩和が顕著に起こ るほど大きくなる。InGaAs は電子有効質量 が小さく状態密度が低いため,ボトルネック から高エネルギーの電子がチャネルに注入 され,その多くがドレイン端で非有極性光学 フォノン散乱により L谷に遷移する。これに より大きな τが発生する。 一方 InP は状態密 度が高いためドレイン端でL谷に遷移する電 子が少なく, τ の発生が小さいことが分かっ た。GaAs は $\Gamma L$ 谷間のエネルギーが小さい ため、ソース領域から L谷伝導が顕著に起こ り,全ての領域で $\tau$ が大きくなった。以上の 結果から InP チャネルの全遅延時間が最も小 さく,高速であることが分かった。

< 引用文献 >

Y. Urabe et al., 2010 IEDM, paper no. 6.5.

J. Spieler et al., Applied Physics Letters **76**, 88(2000).

5.主な発表論文等

〔雑誌論文〕(計6件)

T. Gotow, S. Fujikawa, <u>H. I. Fujishiro</u>, M. Ogura, <u>T. Yasuda</u>, and <u>T. Maeda</u>, Effects of HCl treatment and predeposition vacuum annealing on  $Al_2O_3/GaSb/GaAs$ 

metal-oxide-semiconductor structures, Japanese Journal of Applied Physics, 査読有, Vol.54, 2015, pp.021201-1~5

<u>N. Miyata, A. Ohtake</u>, M. Ichikawa, T. Mori, <u>T. Yasuda</u>, Electrical characteristics and thermal stability of HfO2 metal-oxide-semiconductor capacitors fabricated on clean reconstructed GaSb surfaces, Applied Physics Letters, 查読有, Vol.104, 2014, pp.232104-01~04

<u>A. Ohtake</u>, T. Mano, <u>N. Miyata</u>, T. Mori, and <u>T. Yasuda</u>, Heteroepitaxy of GaSb on Si(111) and fabrication of HfO2/GaSb metal-oxide-semiconductor capacitors, Applied Physics Letters, 査 読有, Vol.104, 2014, pp.032101-01~04

A. Nishida, K. Hasegawa, R. Ohama, S. Fujikawa, S. Hara, and <u>H. I. Fujishiro</u>, Comparative study on nano-scale III-V double-gate MOSFETs with various channel materials, Physica Status Solidi C, 査読有, Vol.10, 2013, pp.1413–1416

[学会発表](計15件)

R. Ohama, Y. Yajima, A. Nishida, S. Fujikawa, and <u>H. I. Fujishiro</u>, Analysis of delat times in III-V MOSFETs with various channel materials, 41th International Symposium on Compound Semiconductors (ISCS 2014), May 2014, Montpellier, France, We-D1-2

T. Gotow, S. Fujikawa, <u>H. I. Fujishiro</u>, M. Ogura, <u>T. Yasuda</u>, <u>T. Maeda</u>, Demonstration of Ni-GaSb metal S/D GaSb pMOSFETs with vacuum annealing on GaAs substrates, 44th IEEE Semiconductor Interface Specialists Conference, Dec. 2013, Arlington, VA, USA, paper no. 12-11

N. Miyata, A. Ohtake, M. Ichikawa, <u>T. Yasuda</u>, Electrical Characteristics and Thermal Stability of HfO<sub>2</sub>/GaSb MOS Interfaces Formed on Clean GaSb(100)-c(2×6) Surfaces, International Workshop on Dielectric Thin Films for Future Electron Devices: Science and Technology, Nov. 2013, Tokyo, pp.31~32 ・出願状況(計1件)
名称:表面の平坦性および結晶構造の完全性に優れたGaSb/InAs/Si(111)構造とその形成方法、並びにその構造を用いたMOSデバイスおよび赤外検出デバイス
発明者:大竹晃浩、間野高明、宮田典幸、安田哲二
権利者:同上
種類:特許
番号:特許願2013-195290号
出願年月日:平成25年9月20日
国内外の別:国内
6.研究組織

(1)研究代表者
 安田 哲二 (YASUDA, Tetsuji)
 独立行政法人産業技術総合研究所・ナノエレクトロニクス研究部門・研究部門長研究者番号:9020152

### (2)研究分担者

前田 辰郎 (MAEDA, Tatsuro) 独立行政法人産業技術総合研究所・ナノエ レクトロニクス研究部門・主任研究員 研究者番号: 40357984

宮田 典幸 (MIYATA, Noriyuki)
 独立行政法人産業技術総合研究所・ナノエレクトロニクス研究部門・研究グループ長研究者番号:40358130

大竹 晃浩 (OHTAKE, Akihiro)
 独立行政法人物質・材料研究機構・先端フォトニクス材料研究ユニット・主幹研究員研究者番号:30267398

奈良 純 (NARA, Jun) 独立行政法人物質・材料研究機構・理論計 算科学ユニット・主任研究員 研究者番号:30354145

藤代 博記 (FUJISHIRO, Hiroki)
 東京理科大学・基礎工学部・教授
 研究者番号:60339132
 (平成25年度から研究分担者として参加)

# (3)連携研究者

市川 昌和 (ICHIKAWA, Masakazu)
 国立大学法人東京大学・工学系研究科・上
 席研究員
 研究者番号:20343147

田中 正俊 (TANAKA, Masatoshi) 国立大学法人横浜国立大学・工学研究院・ 教授 研究者番号:90130400