科学研究費助成事業

_ . . _

研究成果報告書

平成 2 8 年 6 月 9 日現在 機関番号: 17104 研究種目:基盤研究(B)(一般) 研究期間: 2012~2015 課題番号: 2 4 3 6 0 1 1 1 研究課題名(和文)超高密度パワーSOC(Supply on Chip)用集積回路基板の研究 研究課題名(英文)Study on a substrate for ultra high density power supply on chip 研究代表者 松本 聡(Matsumoto, Satoshi)

九州工業大学・大学院工学研究院・教授

研究者番号:10577282

交付決定額(研究期間全体):(直接経費) 14,300,000円

研究成果の概要(和文):電源の研究開発トレンドは小型化であり、電源の究極の小型化が実現できるパワーSoC(Supp ly on Chip)が注目を集めている。電源の小型化に対しては、スイッチング周波数の高周波化が有効な手段の1つであ る。一方,電源の小型化は発熱の問題で限界に達する。SOI(Silicon on Insulator)基板は寄生容量を低減できるため 高周波スイッチングに適した基板技術であるが、埋め込み酸化膜の熱伝導率が小さく発熱の問題が有る。本研究では、 SOIの埋め込み絶縁膜として熱伝導率の大きなダイヤモンド薄膜を用いたSOD基板の製造方法について提案するとともに その効果を明らかにする。

研究成果の概要(英文):R&D trend for the power supply is how to reduce the volume and power SoC(Supply on Chip) is attracted attentions of many researchers because it can ultimate miniaturization of the power supply. To increase the switching frequency of power supply is one of the promising candidates to reduce the size of power supply. On the other hand, to reduce the size of power supply has a limitation because of self heating. SOI(Silicon on Insulator) substrate is suitable for high frequency switching because of minimization of the parasitic capacitance however it has a problem of self heating because small thermal conductivity of the buried SiO2 laver.

In this study, we propose the SOD(silicon on Diamond) substrate which has larger thermal conductivity of the diamond film used as a buried insulator layer and fabrication process of it. In addition, we also report the impact of SOD substrate as a counter part of SOI substrate.

研究分野: パワーエレクトロニクス

キーワード: 集積化電源 Si on Diamond 排熱

1. 研究開始当初の背景

低炭素社会実現に向けて、化石燃料を燃焼 するエネルギーから電力エネルギーへの転 換が推進されており、経済産業省から出さ れた超長期エネルギービジョンでは、2050 年には2次エネルギーに占める電力の割合

(電力化率)を現在の約2倍の50%まで拡 大し、かつ40%を省エネする必要があるこ とが示されている(図1)[1]。このような 状況下、パワーエレクトロニクスはエネル ギーの有効利用にかかわるキー技術であり、 は電力変換装置である。パワーエレクトロ ニクスでキーとなる装置は電力変換装置で ある。



図 1 資源エネルギー庁の超長期エネルギ ービジョン[1]

このような背景のもと、パワー半導体を キーデバイスとするパワーエレクトロニク ス技術はその重要性が認識され、 CoolEarth50の技術群に選定されている

(「Cool Earth-エネルギー革新技術計画」 経済産業省 2008 年)。このパワーエレクト ロニクス技術でキーとなる電力変換装置は 小型化が研究開発のドライビングフォース となり、15 年で1桁程度小型化している (図 2) [2]。今後、この小型化された高効 率な電力変換機器を多数用いて電力を有効



図2 電源の小型化のトレンド[2]

利用することが重要となる。具体的には、 小型化した電源を多数用いることにより、 新たな電源の適用領域の創出や電源1台あ たりの電流負荷を小さくすることによる高 効率な給電等が実現できる。しかしながら、 発熱等の問題により小型化に対して、2010 年~2020年の間に限界達することが予測 された(図2)[2]。

近年、電源の究極の小型化の形態である パワーSOC((図3)、パワー半導体デバ イス、これを駆動制御する回路、受動部品 をワンチップに組み込む[3]。2008年より International Workshop on power supply on chip という国際会議が始まった)が注 目を集めており、このパワーSoC利用によ るシステムの高効率化へ関心が高まってい る。



2. 研究の目的

パワーSOC 実現に対して、電源の体積の大 部分を占める受動部品の小型化が有効であ り、これに対して、スイッチング周波数の 高周波化が最も有効な手段である。電源の 高周波化に対して、半導体部品や配線の寄 生容量の低減が重要であり、本研究では寄 生容量の低減が 容易な Silicon on Insulator(SOI)技術を基本技術として、パ ワーSOC 用の基板を開発する。しかしなが ら、SOI は寄生容量を低減するためシリコ ン酸化膜を絶縁層として用いており、シリ コン酸化膜は熱伝導率が小さいため放熱の 問題が生じる。本研究では SOI 基板の絶縁 膜に用いられているシリコン酸化膜に替え、 シリコン酸化膜に比べ熱伝導率が100倍以 上、またヒートシンクとして用いられる銅 に比べて2.5倍以上優れたダイヤモンド薄 膜を絶縁膜として用いることにより、熱伝 導性と絶縁性を備えたパワーSOC用の SOD(Semiconductor on Diamond)基板を ウエハー貼りあわせ技術[4]を用いて実現 する。各種物性値の比較を表1に示す。



図4 SOD 基板の構造

表1 物性値の比較

半導体	Si	SiO2	ダイヤモンド
バンドギャップ Eg [eV]	1.11	8~9	5.47
熱伝導率 λ [W/m/K]	151	1.4	2000
密度 [g/cm ³]	2.33	2.27	3.5
電子の移動度 [cm²/V/s]	1500	-	1800
正孔の移動度 [cm²/V/s]	450	-	1600
比誘電率 Er	11.9	3.9	5.93
絶縁破壊電界 E [MV/cm]	0.3	>10	5.6
真性半導体温度 [K]	600	_	3000
飽和ドリフト速度 [cm/s]	1.11	—	2.7E-7

3. 研究の方法

電源の究極の小型化であるパワーSOC 用の基板として、(1) 放熱の問題を解決す ることが最も重要であり、有効に排熱でき ること、(2) 電源の小型化に対しては高周 波化が有効であり、高周波動作が可能な寄 生容量が究極的に小さいパワー半導体デバ イスが搭載できること、(3)パワーSOC では多種多様な半導体デバイスや受動部品 を同一基板上に搭載するため、雑音等の影 響を避けるため素子間が完全分離できるこ と、等を満たす基板の実現が重要である。 寄生容量が小さく素子間が完全分離可能で、 熱伝導率が高く排熱特性に優れたダイヤモ ンド薄膜を絶縁膜とする SOD 構造(図4) の基板実現を狙う。SOD 構造の実現に対し て、報告者が考案したデバイス反転型 Si

ウエハー直接貼り合わせ法)基盤技術とし て実現する。さらに、シミュレーション等 を用いて SOD 基板の有効性を明らかにす る。

なお熱シミュレーションは伝熱のみを考 慮に入れた[4]。

$$\rho c \frac{\partial T}{\partial t} = \frac{\partial}{\partial x} \left(\lambda \frac{\partial T}{\partial x} \right) + \frac{\partial}{\partial y} \left(\lambda \frac{\partial T}{\partial y} \right) + \mathbf{Q}_{v} \quad (1)$$

ρ:密度、c:比熱、λ:熱伝導率、T:温度、Qv:熱量である。

また、デバイス特性に関しては synopsys 社の TCAD を用いた[5]。

4. 研究成果

4.1 シミュレーション結果

本研究では、SOD 基板をウエハー直接貼り 合わせ技術で製造するため、表面平坦性に優 れたナノ結晶ダイヤモンド[6]を埋め込み絶 縁層とした。ナノ結晶ダイヤモンドの熱伝導 率は 20WM⁻¹k⁻¹とした。

図 5 に SOD 基板と SOI 基板の発熱層の温度 を示す。SOI 基板の活性 Si 層が 400K に成る ような熱量を SOD 基板に与えた。SOI 基板に 比べ SOD 基板の方が 40℃程度発熱を抑制でき ることが期待できる。

図6にSOD 基板の発熱層の温度のダイヤモンドの熱伝導率依存性を示す。SOI 基板の活性Si層が400Kに成るような熱量をSOD 基板に与えた。ダイヤモンドの熱伝導率の増加により発熱層の温度が低下する。









図 7 SOD 基板と SOI 基板の過渡熱応答の比 較

図7にSOD 基板とSOI 基板の過渡熱応答の 比較を示す。過渡熱応答はSOD 基板とSOI 基 板にパワーMOSFET を形成し、スイッチングさ せることにより評価した。SOD 基板の採用に よりSOI 基板より約40℃パワーMOSFET の温 度を低温化することができる。

図8にSOD 基板とSOI 基板に形成したパワ ーMOSFET の損失の負荷電流依存性を示す。 SOI 基板に形成したパワーMOSFET に比べて SOD 基板に形成したパワーMOSFET の損失が小 さく、ダイヤモンド薄膜の熱伝導率が大きい ほう損失が小さい。



図8 負荷電流と損失の関係(200℃)

4.2 ダイヤモンド薄膜の排熱効果

図 9 の構造を用いてダイヤモンドの放熱効 果を評価した。図 10 にダイヤモンド薄膜と 酸化膜の放熱効果を比較して示す。あわせて シミュレーション結果を示す。

ダイヤモンド薄膜を用いた場合、20℃程 度低温化が図れる。また、酸化膜の場合はシ ミュレーション結果と実験結果が一致した が、ダイヤモンド薄膜の場合は入力パワーが 増加するとシミュレーション結果との誤差 が大きくなった。SiO₂の場合はSi 基板上に連 続的に酸化膜が形成されているのに対し、図 11 に示すようにナノ結晶ダイヤモンドはナ ノ結晶の名のとおりナノメーターレベルの 粒径を有しており、Si 基板上に連続的に膜が 形成されないためシミュレーションとの差 が生じたと考えられる。







図 10 入力電力と Si の温度の関係



図 11 SiO₂/Si とダイヤモンド/Si の模式 図

4.3 SOD 基板の製造方法

4.3.1 シリサイド化直接貼り合わせ方による SOD 基板の製造方法

ダイヤモンド薄膜上に Hf を堆積し、Si 基 板とのシリサイド化反応による SoD 基板の製 造技術の検討を進めた。Si 基板上に直接シリ サイドを形成した場合、ボイドが形成される ことを明らかにした。ボイドの形成に対して は、Si 基板上に poly-Si を堆積することや、 Hf 膜厚を薄くすることが有効であることを 明らかにした。また、ナノダイヤ程度の表面 平坦度(<10nm)で接合可能なことを明らか にした。

4.3.2 酸化膜-酸化膜接合による SOD 基板の 製造方法。

低温(<200℃)でのウエハー直接接合によ る SOD 基板の実現を狙いとして、接合界面を 酸化膜-酸化膜とするウエハー直接接合法に ついて検討を進め、ナノダイヤ形成時に発生 するパーティクルを除去する CMP 条件を明ら かにするとともに、表面段差が 10⁻¹nm オーダ ー程度まで平坦化すると低温での接合が可 能であること 10⁻¹nm オーダーまで平坦化する CMP 条件を明らかにした。図 12 に低温ウエハ ー直接貼り合わせ方で形成した SOD 基板の断 面の SEM 写真を示す。CMP による平坦化技術 と表面活性化の組み合わせにより SOD 基板を 実現した。



図 12 SOD 基板の断面の SEM 写真

参考文献

[1]http://www.meti.go.jp/committee/mate
rials/dpwnloadfiles/g51013a41j.pdf
[2] J. Kolar et al., PCC Nagoya, p.9, 2007.
[3] <u>http://www.powersoc.org/index.php</u>
[4] 岩井, 大村, 小糸, 小林, 戸村, 羽田, 平沢, 吉田, "熱流体のシミュレーション.
[5] T-CAD manual,
[http://www.synopsys.com/tools/tcad/Pag
es/default.aspx]
[6] K. Tsugawa, M. Ishihara, J. Kim, Y. Koga,

and M. Hasegawa, Phys. Rev. B, 82, 125460, (2010).

```
5. 主な発表論文等
(研究代表者、研究分担者及び連携研究者に
は下線)
```

〔雑誌論文〕(計 2 件) ① H. Kanoya, K. Nakagawa and <u>S. Matsumoto</u>, "Impact of the silicon on diamond structure for high temperature switching applications", Japanese Journal of Applied Physics, 查読有, vol.54, No.4, 04DP09, 2015.

② K. Nakagawa, T. Kodama, <u>S. Matsumoto</u>,
 T. Yamada, M. Hasegawa, and <u>S. Nishizawa</u>,
 "Impact of silicon on diamond structure for power-supply on chip applications", Japanese Journal of Applied Physics, 査読有, vol.53, No.4, 04EP16, 2014.

〔学会発表〕(計 6 件)

① S. Duangchan, U. Koshikawa, R. Shirahama, K.Oishi, <u>A. Baba</u>, S<u>. Matsumoto</u>, and M.Hasagawa, "The Heat Performance Study of Nanocrystal Diamond Film Used in a Thin Film Device", in Ext. Abs. 2015 Solid State Devices & Materials,, 査読有り, PS-14-4, 2015 September 29, Sapporo, Japan.

② S. Duangchan, U. Uchikawa, U.

Koshikawa, A. Baba, Κ. Nakagawa, S.Matsumoto, M.Hasagawa, and S.Nishizawa, "The Silicon on Diamond Structure by low temperature bonding technique", Proceedings of IEEE Electric Components and Technology Conference 2015 (ECTC2015)、 査読有り, pp.187-192, 2015 May 27, San Diego, USA.

③ W. Yoshida, K. Nakagawa, <u>S, Matsumoto</u>, T. Yamada, and M. Hasegawa, "Numerical evaluations of a new 3D stacking structure for power supply on chip", International Power Supply on Chip Workshop 2014, 査読有り, p. 73, 2014 October 7, Boston, USA.

④ H. Kanoya K. Nakagawa, and <u>S.</u> <u>Matsumoto</u>, "Impact of the silicon on diamond structure for high temperature switching applications", in Ext. Abs. 2014 Solid State Devices & Materials, 査読有り, pp.366-367, 2014 September 10, Tsukuba, Japan.

③ K. Nakagawa, T. Kodama, <u>S. Matsumoto</u>, T. Yamada, M. Hasegawa, and <u>S. Nishizawa</u>, "Impact of Silicon on Diamond Structure for Power-Supply on Chip Applications", in Ext. Abs. 2013 Solid State Devices & Materials, 査 読有り pp.1044-1045, 2013 September 25, Fukuoka, Japan.

(6) T. Kodama, <u>S. Matsumoto</u>, T. Yamada, M. Hasegawa, and <u>S. Nishizawa</u>," Numerical predictions of a new SOI structure using thin-diamond film used as insulator", International Workshop on Power Supply On Chip , http://presentations.powersoc2012.org/, 9, p.73, 2012 November 17, San Francisco, USA.

 ⑦児玉拓也、 <u>松本 聡、 西澤伸一</u>、"ダ イヤモンド薄膜を絶縁膜として用いたパワ
 ーSoC 用 SOI 基板のシミュレーションに よる検討"、電気学会電子デバイス・半導体
 電力変換合同研究会、EDD-12-061、 SPC-12-134、pp.13-18、2012 年 10 月 26 日、浜松.

〔図書〕(計 0件)

〔産業財産権〕 〇出願状況(計 0 件)

〔その他〕 なし

 研究組織
 研究代表者 松本 聡 (MATSUMOTO Satoshi) 九州工業大学大学院工学研究院 教授 研究者番号:10577282
 研究分担者

新海聡子 (SHINKAI Shinichi)
 九州工業大学 マイクロ化総合技術センタ
 一 准教授
 研究者番号:90374785

```
西澤伸一(NISHIZAWA Shinichi)
産業技術総合研究所 エネルギー技術部門
グループリーダー
研究者番号:40267414
```

馬場昭好(BABA Akiyoshi) 九州工業大学 マイクロ化総合技術センタ ー 准教授 研究者番号:80304872