科学研究費助成事業 研究成果報告書



平成 28 年 6 月 15 日現在

機関番号: 12608

研究種目: 基盤研究(C)(一般)

研究期間: 2013~2015

課題番号: 25330056

研究課題名(和文)コア融合機能を持つ計算機システムの開発

研究課題名(英文)Development of a computer system with an efficient core fusion mechanism

研究代表者

吉瀬 謙二(Kise, Kenji)

東京工業大学・大学院情報理工学研究科・准教授

研究者番号:50323887

交付決定額(研究期間全体):(直接経費) 3,800,000円

研究成果の概要(和文):本研究では,ハードウェア記述言語を用いて現実的なCoreSymphonyマイクロアーキテクチャの開発と動作検証をおこなった.すなわち,マイクロアーキテクチャレベルの工夫により,CoreSymphonyの回路規模の削減を達成した.また,FPGAボード間の通信としてシリアルATAケーブルを用いた高速シリアル通信の評価をおこない,高いバンド幅のデータ転送が可能であることを確認するとともに,この高速通信ポートおよびFPGA,DRAMを搭載する計算機アーキテクチャ研究に適したボードの設計をおこなった.

研究成果の概要(英文): In this research, we designed and verified our realistic microarchitecture of CoreSymphony in hardware description language which enables efficient cooperative core features on multi-core processors. In other words, we reduced the required hardware cost for CoreSymphony processors using sophisticated microarchitecture techniques. Moreover, in order to develop an FPGA (field-programmable gate array) board for computer architecture research, high-speed serial communication between FPGA boards with serial ATA cables is evaluated and confirmed its high data bandwidth and we designed original FPGA board with this high-speed serial communication, FPGA, and DRAM chip.

研究分野:計算機アーキテクチャ

キーワード: コア融合 計算機システム プロセッサ FPGA

1.研究開始当初の背景

(1) プロセッサの性能向上を維持するため,チップに複数のプロセッサコアを集積するマルチコアプロセッサが注目されている.市場では2個から8個程度のコアを搭載するマルチコアプロセッサが普及している.また,チップに搭載されるコアの数は増加しており,チップに数十個あるいは数百個のコアを搭載するメニーコアプロセッサの性能を引き出すアーキテクチャ技術が必要とされている.

(2) チップに多くのコアを搭載することでプ ロセッサのピーク性能を向上させることが できる.一方で,コアの数が多くなるに従っ て,高い実効性能を維持することが困難にな る. その理由の1つが,プログラムに内在す る並列化が困難な処理(逐次処理)による並 列化効率の低下(Amdahl の法則)である.本 研究では,アプリケーションの実行中に現れ る部分的な逐次処理を高速化するアプロー チとして,幾つかの発行幅の狭いプロセッサ コアを協調動作させることで発行幅の広く 逐次実行能力の高い1つの仮想コアを形成 する技術(コア融合)に着目する.これは,ア プリケーションプログラムの実行中に現れ る部分的な逐次処理を高速化するための有 望なアプローチである.

2.研究の目的

(1) コア融合の先駆け的な研究として,バージニア大学で開発された Federation およびコーネル大学で開発された CoreFusion がある.一方,我々が提唱しているコア融合アーキテクチャである CoreSymphony は,コアの独立性の維持,アーキテクチャ技術の連続性の維持,バイナリの連続性の維持という次に示す3つの挑戦的な課題を同時に達成することを目指している所に特徴がある.

コアの独立性の維持: コア融合の機能を提供するために,新たなコア間の通信モジュールを追加することは好ましくない.また,集中化された制御も望ましくない. CoreSymphonyでは,メニーコアプロセッサに備わる結合網を用いてコア融合のためではのために、計算、制御情報、データを各コアで部分的に多重化するために、まらの不利を現実的で許容できる範囲に収めながら,各コアの独立性を維持する.

アーキテクチャ技術の連続性の維持: CoreSymphonyでは,従来のプロセッサコアに,融合のための仕組みを追加する.ベースアーキテクチャとして,広く普及しているアウトオブオーダ実行のスーパースカラ方式を採用し,そこからの変更を小さいものに留める.これにより,従来のアーキテクチャか らの連続性を維持し,その実現可能性を高い ものにする.

バイナリの連続性の維持:プロセッサが実行する機械命令に制御情報を埋め込むといった独自の命令セットアーキテクチャを採用することは,コア融合のための各種制御の複雑さを緩和するための有効な手段である.そうではなく,既存のバイナリとの互換性を維持するため,CoreSymphonyでは従来型のRISC命令セットアーキテクチャを採用しながら,効率的な協調動作の実現を目指す.

(2) 本研究では、コア融合アーキテクチャである CoreSymphony を用いるメニーコアプロセッサの高性能化に取り組む。また、FPGAを用いたプロトタイプシステムを開発し、プロセッサアーキテクチャとシステムソフトウェアとを含む計算機システムのレベルで有効性を検証することを目指す.

3. 研究の方法

(1) 本研究の期間は平成25年度から27年度の3年間とし、ハードウェア記述言語によるCoreSymphonyマイクロアーキテクチャの開発と動作検証、計算機アーキテクチャ研究に適したFPGAボードの設計と実装、タスク配置を含むシステムソフトウェアの設計と実装、コア融合プロセッサのシステムレベル評価の実施を目指す.

(2) CoreSymphony プロセッサを FPGA に実装 するためには,少ないハードウェア量で実現 できるようにマイクロアーキテクチャを改 良する必用がある、例えば、多くのポート数 を必要とするリオーダバッファの実装方式 を改良するなど,洗練された回路構成による 回路規模の低減と動作周波数の高速化を目 指す.続いて,詳細評価のために必要となる 計算機アーキテクチャ研究に適した FPGA ボ ードの設計と実装をおこなう. 基板のレイア ウト設計までを大学の研究室にて実施し,そ の製造と部品の調達および実装を企業に依 頼する.これらを活用した詳細評価により, タスク配置を含むシステムソフトウェアの 影響を考慮したシステムレベルでコア融合 アーキテクチャ CoreSymphony の有効性を明 らかにする.

4. 研究成果

(1) ハードウェア記述言語を用いて現実的な CoreSymphony マイクロアーキテクチャの 開発と動作検証をおこなった.このために, CoreSymphony プロセッサを少ないハードウェア量で実現できるように改良するとともに,洗練された回路構成の採用による高速化を施した.まず,CoreSymphonyを実装する上での問題点として,リオーダバッファのポート数が多いためにハードウェア規模が増大する,インオーダ-ステートの管理のための

通信ハードウェアのコストが大きい,という 問題点を明らかにした.次に,これらを解決 する方法を提案した,前者のリオーダバッフ ァのポート数が多いという問題に対しては, 従来のリオーダバッファをローカルとグロ ーバルの2種類のリオーダバッファに分割 し,ローカルなリオーダバッファは各コアで 実行する命令のみを管理するように変更す る仕組みを開発し,これによりポート数の削 減とハードウェア量の大幅な削減を達成し た.2番目のインオーダ-ステートの管理の 問題を解決するために、インオーダステート の情報を各コアに分散して持たせる手法を 開発し,これを用いることで,ハードウェア 規模を抑えつつ,プロセッサの性能低下も抑 えられることを明らかにした、これらの仕組 みを含む CoreSymphony プロセッサを Verilog HDL にて記述し,詳細なハードウェア使用量 と動作周波数を明らかにした.

- (2) アウトオブオーダ実行プロセッサの幾つかのモジュールは FPGA で効率的に実現することが難しいという問題点を緩和するために,ルックアップテーブルの入力数といった FPGA の構造を意識したハードウェア規模の削減手法を検討した.その成果を少ないハードウェア資源で実現可能なプロセッサアーキテクチャ Ultrasmall として発表した、標準的で洗練されたアウトオブオーダまた,標準的で洗練されたアウトオブオーダまた,標準的で洗練されたアウトオブオーダスのハードウェア量との比較から,提案アプロセッサアーキテクチャであるコア融合の仕組みを持つメニーコプロセッサアーキテクチャであるCoreSymphonyの実現可能性を明らかにした.
- (3) 計算機アーキテクチャ研究に適した FPGA ボードの設計をおこなった .具体的には , FPGA ボード間の通信としてシリアルATA ケーブルを用いた高速シリアル通信の予備評価をおこない , 高いバンド幅のデータ転送が可能であることを確認するとともに , この高速通信ポートおよび FPGA , DRAM を搭載するボードの設計をおこなった .
- (4) コア融合の仕組みを持つメニーコアプロセッサにタスクを割り当てたり,複数のコアの融合や分離の制御をおこなったが備えるべき機能の検討をおこなった.加えて,オペレーティングシステムをFPGAで実現し、オペシステムのレベルで有効性を検しュるための環境の整備をおこなった、2の上inuxが動作する研究と教育に適したx86命令してありますと呼ばれシステムの完成度を対した。ドロストグリステムの記憶を対したがあります。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計0件)

[学会発表](計6件)

Yuki Matsuda, Eri Ogawa, Tomohiro Misono, Ryohei Kobayashi, and <u>Kenji Kise</u>: Frix: Feasible and Reconfigurable IBM PC Compatible SoC, 情報処理学会第 78 回全国大会, 2016年3月10日発表「慶應義塾大学矢上キャンパス(神奈川県横浜市)」

Yuki Matsuda, Ryosuke Sasakawa, and Kenji Kise: A Challenge for an Efficient AMI-Based Cache System on FPGA Soft Processors, International Symposium on Computing and Networking -Across Practical Development and Theoretical Research- (CANDAR), pp.133-139, 2015 年12月9日発表「札幌市産業振興センター(北海道札幌市)」

松田裕貴,<u>吉瀬謙二</u>: 3種の FPGA ボードを用いたスケーラブルな計算機システム,情報処理学会第 77回全国大会,2015年3月19日発表「京都大学吉田キャンパス(京都市左京区)」

森悠, <u>吉瀬謙二</u>: DRAM リソースに着目したメニーコアソフトプロセッサの性能チューニング, 情報処理学会第 77 回全国大会, 2015年3月18日発表「京都大学吉田キャンパス(京都市左京区)」

Tomoyuki Nagatsuka, and <u>Kenji Kise</u>: Design and Implementation of an Efficient and Realistic Cooperative Core Architecture, IEEE 7th International Symposium on Embedded Multicore SoCs (MCSoC-13), pp.13-18, 2013 年 9 月 26 日発表「国立情報学研究所(東京都千代田区)」

Yuichiro Tanaka, Shimpei Sato, and Kenji Kise: The Ultrasmall Soft Processor, International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART2013), pp.63-68, 2013年6月14日発表「エジンバラ(英国)」

[図書](計0件)

〔産業財産権〕 出願状況(計0件)

取得状況(計0件)

〔その他〕 ホームページ等

ホームページ Feasible and Reconfigurable IBM PC Compatible SoC http://www.arch.cs.titech.ac.jp/a/Frix/

6.研究組織

(1)研究代表者

吉瀬 謙二(KISE, Kenji)

東京工業大学・大学院情報理工学研究科・

准教授

研究者番号: 50323887

- (2)研究分担者
- (3)連携研究者