Project/Area Number |
01J01875
|
Research Category |
Grant-in-Aid for JSPS Fellows
|
Allocation Type | Single-year Grants |
Section | 国内 |
Research Field |
情報通信工学
|
Research Institution | Sophia University |
Principal Investigator |
中口 俊哉 上智大学, 理工学研究科・特悦研究員(DC2)
|
Project Period (FY) |
2001 – 2002
|
Project Status |
Completed (Fiscal Year 2002)
|
Budget Amount *help |
¥2,000,000 (Direct Cost: ¥2,000,000)
Fiscal Year 2002: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 2001: ¥1,000,000 (Direct Cost: ¥1,000,000)
|
Keywords | 組合せ最適化問題 / 人工ニューラルネットワーク / ヒステリシスニューロン |
Research Abstract |
今年度は本研究の主題である組合せ最適化問題への応用及び大規模集積回路の実装に向け,周期解抑制手法の提案,MOS集積回路実装に関する研究を中心に行った. まず,本系の問題点として周期解を呈する可能性が残されていたが,その解決の為に組合せ最適化問題の解法として一般に有名な「タブーサーチアルゴリズム」と融合する手法を提案した.この手法により本系が呈する周期解を効果的に抑制出来ることを確認した.パラメータの評価は対象問題に依存するがこの手法が一般的に適用可能であることも得られた.ここでは実装を考慮し,抑制効果の強い手法とパラメータを限定して実装を容易にした手法の2種類の手法を提案し,比較検討した. 次にMOS集積回路実装に関する研究を行った.前年度提案した電流演算型回路をもとに,MOSトランジスタとMOSキャパシタのみを用いてヒステリシス特性回路,積分回路を構成した.実験の結果良好なヒステリシス特性が得られており,数値実験との高精度な一致も確認できた.またアナログ集積化実装したニューロン回路は前年度提案したアナログ・デジタル混在シナプス回路との融合を考え設計した.ニューロン回路はアナログMOSで実装し,シナプス回路はFPGAデバイスにて実装する事により,大規模集積化と再配置可能なユニバーサル性を兼ねた様々な問題に適用できる組合せ最適化問題専用計算デバイスの実装を可能にする.本研究では大規模回路の実現は時間的問題により達成できなかったがその可能性を十分示唆する実験結果が得られた. 今年度はこれら研究成果をドイツ・フランクフルトで開催されたセルラーニューラルネットワークに関する国際会議CNNA2002とシンガポールで開催されたニューラルネットワークに関する国際会議ICONIP2002に参加し発表を行った.
|
Report
(1 results)
Research Products
(2 results)