| Project/Area Number |
02F00821
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 外国 |
|---|
| Research Field |
電子デバイス・機器工学
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
平本 俊郎 東京大学, 生産技術研究所, 教授
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
KUMAR Anil 東京大学, 生産技術研究所, 外国人特別研究員
ANIL Kumar 東京大学, 生産技術研究所, 外国人特別研究員
|
|---|
| Project Period (FY) |
2002 – 2004
|
| Project Status |
Completed (Fiscal Year 2003)
|
| Budget Amount *help |
¥1,300,000 (Direct Cost: ¥1,300,000)
Fiscal Year 2003: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2002: ¥400,000 (Direct Cost: ¥400,000)
|
|---|
| Keywords | 半導体 / シリコンMOSFET / 短チャネル効果 / 完全空乏型SOI MOSFET / しきい値電圧 / サブスレッショルド係数 / 特性長 / ダブルゲートMOSFET |
|---|
| Research Abstract |
本研究では、ゲート長10nmスケールの超低消費電力MOSトランジスタを実現するために、ナノスケールMOSFETの正確な短チャネル効果の解析的モデリングを行っている。本年度は、バルクMOSFETにおける短チャネル効果に着目し、しきい値電圧の劣化、サブスレッショルド係数の劣化、および基板バイアス係数の劣化について解析的な検討を行った。しきい値電圧に関しては、従来からよく研究されているが、基板バイアス係数の解析および、サブスレッショルド係数と基板バイアス係数の関係の解析は、本研究が世界で初めての成果である。具体的には、短チャネルのバルクMOSFETにおける基板バイアス係数を解析的求め、これをシミュレーション結果と比較して解析の妥当性を確認した。次に、長チャネルのMOSFETで知られているサブスレッショルド係数と基板バイアス係数の関係を短チャネルに拡張し、両者の関係の一般的な数式を導いた。この関係もシミュレーションにより確認し、その有効性を実証した。これらの結果は、バルクMOSFETに基板バイアスを印加して長低消費電力デバイスを実現する上で、極めて重要なデバイス設計指針を与えるものである。どうようの解析を完全空乏型SOI MOSFETについても進めている。
|
