強誘電体薄膜ゲートFET型不揮発性メモリの保持特性改善の研究
| Project/Area Number |
02J04863
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electronic materials/Electric materials
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology (2003)
Osaka University (2002) |
|---|
Principal Investigator |
高橋 光恵 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, 特別研究員(PD)
|
|---|
| Project Period (FY) |
2002 – 2003
|
| Project Status |
Completed (Fiscal Year 2003)
|
| Budget Amount *help |
¥2,000,000 (Direct Cost: ¥2,000,000)
Fiscal Year 2003: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 2002: ¥1,000,000 (Direct Cost: ¥1,000,000)
|
|---|
| Keywords | 強誘電体 / 半導体 / 不揮発性メモリ / メモリ保持特性 / ゲートFET型メモリ / SBT / PLD / MFIS / MOD |
|---|
| Research Abstract |
金属-強誘電体-絶縁体-半導体(MFIS)構造を持つ電界効果トランジスタ(FET)型メモリはセルアレイの高集積化にとって有利なゲート積層構造であり、データの非破壊読み出し動作も可能である等の優れた性質を備えていることから、有望な半導体不揮発性メモリのひとつとして近年注目されている。このFET型強誘電体メモリが実用化されれば、従来のDRAMやFLASHメモリ等の半導体メモリを置き換えることや、論理回路を構成するトランジスタ単体を置き換えた書き換え可能な論理回路への応用も考えられ、半導体分野で大きな市場が得られる。
昨年度、当研究員はまずMFIS積層構造内の特に金属-強誘電体接合のバンドプロファイルを考察するため、強誘電体薄膜材料として用いたSrBi2Ta209(SBT)薄膜表面の価電子帯エネルギーを紫外線光電子分光装置(UV-PYS)とX線光電子分光(XPS)とを用いて調べた。製膜条件および製膜後の熱処理条件を変えた複数のSBT薄膜を用意し、製膜条件および製膜後の熱処理条件がSBT薄膜表面の価電子帯エネルギーに与える影響を調べた結果を論文にまとめ、Journal of Applied Physics他の学会誌で発表した。また、パルスレーザーアブレーション(PLD)法によってMFIS FET素子を作製し、素子の製造工程の最適化に注力した。具体的には強誘電体層としてSBTを用いて系統的にFET作製条件を変化させたMFIS FET素子を多数作製し、作製条件の違いがMFIS FETメモリ素子の動作電圧、"1","0"情報の読み出し電流比、およびデータ保持特性へ与える影響を評価した。この結果を基に、さらに低動作電圧、高読み出し電流比、長いデータ保持特性を安定して得られるようなMFIS FETメモリ素子の製造工程を調べた。これらのMFIS FET素子についての研究結果については今後、学会誌等で発表予定である。
|
Report
(2 results)
Research Products
(11 results)
