Budget Amount *help |
¥1,800,000 (Direct Cost: ¥1,800,000)
Fiscal Year 2006: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2005: ¥900,000 (Direct Cost: ¥900,000)
|
Research Abstract |
本年度は,これまでリアルタイムに圧縮率を向上させることが困難であったハフマン符号化に対し,CAMを用いる新しいアーキテクチャを開発することで,リアルタイムに圧縮率を向上させることを実現した.また,これまで実現されていなかったマルチポートCAMを開発し,ポート数16までの処理性能を示した.更に,面積及び消費電力の面で,従来のプロセッサでは並列化が困難であったテーブルルックアップ処理に対し,マルチポートCAMを利用することで高速処理を実現した.上記に加え,'マルチメディアデータ処理における繰り返し演算を,高速に実行できるSRAMベース超並列プロセッサを開発した.これに,CAMベースのテーブルルックアップ符号化アーキテクチャを融合することで,マルチメディアデータ処理の更なる性能向上を実現するCAMベースマルチメディアデータ処理LSIアーキテクチャを開発した. (1)CAMをベースとし,画像処理においてマルチメディアデータの出現頻度に応じて符号化テーブルを更新・切り替えることでデータ圧縮率を向上させるアーキテクチャを開発した.JPEGにおけるハフマン符号化に適用し,評価を行った結果,既存のアルゴリズムと比較して最大28%の圧縮率向上が得られた.またIEICEへの投稿論文が1本採録された. (2)テーブルルックアップ処理の並列化を実現可能としつつ,ハードウェアコストの削減を実現したマルチポートCAMを他研究に先駆けて開発した.CAMを並列に配置した場合と比較してマルチポートCAMの面積増加率は1.57倍に抑えられていることを確認し,AT積も約37.5%と低い値を示すことができた.またSystems and computers in Japanへの英訳論文が1本採録された. (3)改良したマルチポートCAMをJPEGにおけるハフマン符号化に適用し,様々な画像の処理を行った.その結果,従来のDSPと比較して最大93%のクロックサイクルの削減を実現し,面積当たりの処理能力もDSPと比較して最大3.8倍の値を得ることができた,またIEICEへの投稿論文が1本採録された. (4)演算処理を高速に処理できる,2,048並列のSIMD型超並列プロセッサを開発し,CAMを融合させることで,マルチメディアアルゴリズムを全般的に処理できる高性能なプロセッサを開発した.従来のDSP等と比較した結果,JPEG処理においては,最大86%のクロックサイクル数の削減を可能とし,単位当たりの処理能力を4.4倍にまで向上させるこ'とができた.特許を1本出願し,IEICEへの投稿レターが1本採録された.
|