| Project/Area Number |
06750032
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
表面界面物性
|
|---|
| Research Institution | Kanazawa Institute of Technology |
|---|
Principal Investigator |
芦野 慎 金沢工業大学, 工学部, 助手 (70247435)
|
|---|
| Project Period (FY) |
1994
|
| Project Status |
Completed (Fiscal Year 1994)
|
| Budget Amount *help |
¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 1994: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | アトムプローブ / 電界放射電子分光法 / CVD法(またはMOCVD法) / Tip先端の半導体微細構造 / 準安定相 |
|---|
| Research Abstract |
本研究では、アトムプローブ(Atom・Probe:A-P)と電界放射電子分光法(Field Emission Energy Spectroscopy:FEES)との複合装置(A-P/FEES)を用いて、Ge/Si半導体ヘテロ界面の構造、組成分布、および、電子状態を調べることを計画した。A-P/FEESでは、先端が非常に鋭く尖った針状試料(Tip)の先端表面の構造と組成、および、電子状態を原子的分解能で連続的に調べることが出来るため、Ge/Si系について他の分析手段では得られない、画期的な分析結果が得られることが期待できる。本研究では、これまでの経緯から、0.5mm×0.5mm×10mmのロッド状n形Si単結晶、および、n形Ge単結晶を、それぞれ、Ta製の電極に固定して、ふっ酸と硝酸の混合液中に浸すことにより化学研磨してSi、および、Ge-tipを作製した。得られたSiとGeのTipでは、研磨中に電極が腐食されるのを避けるなどの理由から、電極からTip先端までの長さは5-7mm必要となった。Tip表面からの汚染物の除去は電極を通電加熱することにより行うが、この長さでは先端まで熱が伝わりにくく、清浄表面は容易には得られなかった。さらに、清浄表面に対してFEES測定を行ったところ、基準となる電極のフェルミ準位に対して、同じSiでもTipの形状により、数Vから数十Vの電圧降下が確認された。これは、針先の形状により内部抵抗に差違が生じ、電圧降下にばらつきがみられたためであると考えられる。化学研磨によるTipの作製方法は以前から多くの文献に見られるが、作製上困難な点が多く、今後は他の手法(例えば、近年発展めざましい、CVD法やMOCVD法など)を導入し、非常に微細なTipを再現性良く作製する必要がある。本実験では、SiやGeのTipの替わりにMoのTip先端にSiとGeの微細な構造物を形成させ、それらより得られるFEESスペクトルを比較した。その結果、どちらの場合も、1原子層目は下地のMoに対して準安定相(Metastable state)が形成されることが示されたが、2原子層以上ではSiは本来の構造を取ろうとするのに対して、Geではある程度の厚さになるまで下地の影響を受けることが明らかになった。そして、表面から得られるFEESスペクトルにおいては、Siの場合、2-3原子層で既に半導体的な性質が強まっているのに対して、Geでは6-7原子層まで金属的な性質が残ることが示された。
|
