| Research Abstract |
本研究で開発している分散処理による多層VLSI配線システムは,与えられた配線問題に対して,(1)まず概略配線を行ない,(2)その概略配線経路に基づき配線問題を幾つかの部分領域に分割し,(3)これらの部分領域を複数の計算機に割り当て同時に並行して詳細配線を行なうというものであり,複数の計算機がネットワークを通して接続されている分散処理環境において実現できる配線システムである。
本年度は,以下の2点に主眼をおき,計算機実験を行なった。
1.計算機の台数効果
配線領域の分割数や使用する計算機の台数を変化させて処理時間や配線率等を計測し比較した結果,分割数を増加させれば配線の質(配線長やビア数)は幾分悪化するものの,分割数にほぼ比例した処理時間の低減が確認された。また,計算機の台数にほぼ比例した処理時間の低減も確認できた。さらに,分割領域を計算機に割り当てる際の順序を考慮することにより,CPUのアイドル時間を減少させ,全体の処理時間を短くできることも確認した。
2.配線経路探索手法の高速化
配線経路の探索時に用いるコストに,探索範囲を制限するような新たな項を付加し本システムに組み入れた結果,若干の配線長の増加が見られたものの処理時間は6%減少した。さらに処理時間をより短縮するために,引き剥し再配線処理の際に設計規則への違反に対し付加されるペナルティを急峻にした結果,処理時間は19%減少した。
なお,これらの成果は現在整理中でまだ発表していないため,次頁の研究発表の欄は空であるが,なるべく早い機会に発表したいと考えている。
|
