| Project/Area Number |
07F07111
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 外国 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
石原 宏 Tokyo Institute of Technology, 大学院・総合理工学研究科, 教授
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
MD. Akhtaruzzaman 東京工業大学, 大学院・総合理工学研究科, 外国人特別研究員
AKHTARUZZAMAN 東京工業大学, 大学院・総合理工学研究科, 外国人特別研究員
|
|---|
| Project Period (FY) |
2007 – 2008
|
| Project Status |
Completed (Fiscal Year 2008)
|
| Budget Amount *help |
¥2,200,000 (Direct Cost: ¥2,200,000)
Fiscal Year 2008: ¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2007: ¥1,100,000 (Direct Cost: ¥1,100,000)
|
|---|
| Keywords | 有機半導体 / 有機強誘電体 / 不揮発性メモリ / フレキシブル / ペンタセン / C-V特性 / XRD / 安定性 / 不揮整性メモリ |
|---|
| Research Abstract |
本研究では、強誘電体としてポリゼニリデンフルオライドなどの有機強誘電体を用いて、有機強誘電体/有機半導体ゲート構造を形成し、良好な記憶保持特性を得ることを目的としている。2008年度は、新規に導入した窒素置換型グローブボックスを、2007年度に導入した有機薄膜堆積用真空蒸着装置に増設し、ペンタセンを有機半導体として用いたボトムゲート型MOSダイオード及びMOSFETの作製を行った。
まず、真空蒸着装置を用いてペンタセンの堆積を行い、界面制御層を導入せずに3nmの極薄SiO_2ゲート絶縁膜を用いた場合においても、若干のヒステリシスは見られるものの良好なC-V特性が得られることが分かった。さらに、ECRスパッタ法を用いて形成したHfO_2高誘電率ゲート絶縁膜上を用いて良好なC-V特性を得ることに成功した。また、SiO_2ゲート絶縁膜と比較して、HfO_2ゲート絶縁膜を用いた場合に、大気中での安定性が優れることを明らかにした。
次に、SiO_2ゲート絶縁膜を用いて、ペンタセン薄膜の膜厚(12-110nm)およびゲート絶縁膜厚(3-10nm)を変化させてMOSFETを作製し、移動度及びキャリア密度を評価した。まず、ペンタセンの膜厚を薄膜化することにより110nmで10^<17>cm^<-3>から12nmで3×10^<18>cm^<-3>までキャリア密度が増加することが分かった。さらに、ゲート絶縁膜およびペンタセンの膜厚を薄膜化することにより、MOSFETの実効移動度が高くなることを明らかとし、SiO_2ゲート絶縁膜を3nm、ペンクセンを12nmとした場合に、移動度0.3cm^<-2>/Vsを実現した。
|
