高耐圧LSI回路とMEMS技術の高度集積化に関する研究
Project/Area Number |
07J04300
|
Research Category |
Grant-in-Aid for JSPS Fellows
|
Allocation Type | Single-year Grants |
Section | 国内 |
Research Field |
Microdevices/Nanodevices
|
Research Institution | The University of Tokyo |
Principal Investigator |
高橋 一浩 The University of Tokyo, 生産技術研究所, 特別研究員(PD)
|
Project Period (FY) |
2007 – 2008
|
Project Status |
Completed (Fiscal Year 2008)
|
Budget Amount *help |
¥1,800,000 (Direct Cost: ¥1,800,000)
Fiscal Year 2008: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2007: ¥900,000 (Direct Cost: ¥900,000)
|
Keywords | MEMS / 集積化MEMS / バルクマイクロマシニング / マイクロマシン / 光回折格子 / ディスプレイ / 電子デバイス |
Research Abstract |
本研究の目的は、CMOS-LSIチップ上に作製するMEMS(Micro Electro Mechanical Systems;微小電気機械システム)の設計自由度を上げ、CMOS-MEMS集積化プロセスの標準化を図り、多くのユーザーに集積化MEMSデバイスを提供するための基盤技術確立することである。共同研究者から複数のマイクロアクチュエータデザインを募ってマスク設計を行い、MEMS集積化用CMOSウエハ上にマルチユーザー試作を行った。6種類の用途の異なるマイクロアクチュエータとして、1次元マイクロミラー、データストレージ用2次元XYステージ、ディスプレイ応用に向けた光回折格子、デジタルマイクロミラー、2次元光スキャナ、内視鏡用1次元マイクロスキャナの集積化に成功した。これにより、「相乗り効果」によるフォトマスク作製コスト、プロセスコスト等の削減が可能なことを示した。作製したチップにワイヤボンディングを行い、駆動実験を行った。入力信号として5V(オフセット2.5V)のパルスを与えたときに、両者とも40Vの出力を示した。また、1MHz入力時の出力40Vの立ち上がり、立下り時間はそれぞれ13.69ナノ秒、9.76ナノ秒であった。この結果より、MEMS工程後の40V耐圧CMOS-LSI回路(レベルシフタ)の正常動作を実験的に確認し、本手法の信頼性を示すとともに、マイクロアクチュエータ駆動用の回路として十分な応答速度が得られていることを実証した。 本研究で提案した手法では、チップ内に製作した回路との電気的、構造上の干渉を意識することなく、アクチュエータを設計・製作することができることから、相乗りチップ試作に適した手法である。本技術によって、集積化MEMSを目指す他の研究者にも一般的に使えるような基盤技術への発展が期待できる。特に、これまで市場の規模が小さく、製品化が難しかった多品種少量型のCMOS-MEMSデバイスの普及に寄与すると考えられる。
|
Report
(2 results)
Research Products
(14 results)