急速熱処理によるシリコン系ナノ結晶の形成プロセス技術の開発およびデバイス応用
| Project/Area Number | 07J05656 |
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electronic materials/Electric materials
|
|---|
| Research Institution | Hiroshima University |
|---|
| Research Fellow |
岡田 竜弥 Hiroshima University, 大学院・先端物質科学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2007 – 2009
|
| Project Status |
Completed(Fiscal Year 2008)
|
| Budget Amount *help |
¥1,800,000 (Direct Cost : ¥1,800,000)
Fiscal Year 2008 : ¥900,000 (Direct Cost : ¥900,000)
Fiscal Year 2007 : ¥900,000 (Direct Cost : ¥900,000)
|
|---|
| Keywords | シリコン系ナノ結晶 / 急速熱処理 / 熱プラズマジェット / シリコンナノ結晶 |
|---|
| Research Abstract |
本年度は化学気相堆積法(CVD)により形成したSiO_x膜を急速熱処理することで形成したシリコンナノ結晶において、Siナノ結晶をフローティングゲートに用いたMOSキャパシタを作製し電気特性の評価に重点を置いて以下の通り実施した。
リモート誘導型プラズマでHe希釈O_2およびSiH_4を用いてp型Si(100)基板上にSiO_2/SiO_x/SiO_2積層構造を真空一貫形成した。比較のためにSiO_x層をSiO_2層で置き換えた試料も作製した。これらの試料を熱プラズマジェット(TPJ)急速熱処理し、1mmφのA1ゲート形成後ポストアニール(400℃,N2,30min)を行ない容量-電圧(CV)特性を評価した。
その結果として、
1.ゲート電圧(V_g)を-20〜+20Vで掃引することでSiO_x層のない試料ではヒステリシス幅(ΔV_<FB>)が0.01Vだったのに対し、SiO_x試料においては9.1Vと顕著な増大が観測された。これよりSiナノ結晶もしくはSiナノ結晶/SiO_2界面が電子もしくは正孔の保持ノードとして機能していることが分かった。
2.ΔV_<FB>は室温でのフォトルミネッセンス(波長約900nm)と相関が見られた。
3.TPJ急速熱処理により形成したSiナノ結晶においてV_g=20Vで最大1.2×10^<13>cm^<-2>の電荷が注入でき、印加時間10msでおよそΔV_<FB>=1Vが得られることが分かった。
以上の結果より、SiO_2/SiO_x/SiO_2積層構造をTPJ熱処理することで、低耐熱性基板上への不揮発性メモリ実現が期待できることが分かった。
|
Report
(2results)
Research Products
(65results)
