ハードウェア記述言語によるアナログ・デジタル融合知能処理LSI設計法に関する研究

Research Project

Project/Area Number	08750402
Research Category	Grant-in-Aid for Encouragement of Young Scientists (A)
Allocation Type	Single-year Grants
Research Field	電子デバイス・機器工学
Research Institution	Hiroshima University
Principal Investigator	永田真広島大学, 工学部, 助手 (40274138)
Project Period (FY)	1996
Project Status	Completed(Fiscal Year 1996)
Budget Amount *help	¥1,000,000 (Direct Cost : ¥1,000,000) Fiscal Year 1996 : ¥1,000,000 (Direct Cost : ¥1,000,000)
Keywords	アナログデジタル混載LSI / アナログデジタル融合LSI / 知能処理LSI / パルス幅変調信号 / アナログハードウェア記述言語 / マンハッタン距離演算
Research Abstract	本研究の目的は、ハードウェア記述言語(HDL)を用いたアナログ・デジタル融合回路システムの設計法を確立し、これを動画像処理機能を実現する知能処理LSIの設計に適用することである.実施した研究内容を下記にまとめる. 1.前年度に0.8μmCMOS技術で設計・試作したパルス幅変調(PWM)信号演算回路について、チップレベルの演算性能及び要素回路単位での動作特性を詳細に測定評価した. 2.試作チップのレイアウトデータから寄生素子をLSI設計CADソフトを用いて抽出し、演算性能の劣化を回路シミュレーションにより評価した. 3.PWM信号メモリ回路をアナログHDLで機能記述し、設計する回路の仕様を機能シミュレーションにより決定した. 4.PWM信号演算回路を寄生素子を含めて最適化し、PWM信号メモリ回路を含めた0.8μmCMOSテストチップをフルカスタム方式で設計した. PWM信号演算回路では、時間軸上(パルス幅)に表現した多ビット情報の算術演算をスイッチト電流積分の方法に基づいて並列・低消費電力に実行する.試作した回路は、入力ベクトルと複数の参照ベクトルとのマンハッタン距離を演算し、その最小値を検出する.測定結果から、エネルギー効率1GOPS/Wで100MOPSの演算性能を有することが明らかになった.動画像圧縮処理の基本となるパターンマッチング処理を低消費電力かつ高速に実現できる.一方で、演算精度の実測値は初期設計値より低く、これが寄生素子の影響であることを回路シミュレーションにより明らかにした. アナログHDLを用いた機能シミュレーションにより、回路仕様を詳細設計に先立って明確にできる.本手法をPWM信号メモリ回路の開発に適用することで、設計期間を短縮できた. 本年度設計したテストチップは現在試作中である.研究は継続しており、アナログ・デジタル融合回路アーキテクチャに基づく知能処理LSIの設計法をさらに追求する.