冗長二進表現を用いた剰余数システムに関する研究

• Project/Area Number: 08750464
• Research Category: Grant-in-Aid for Encouragement of Young Scientists (A)
• Allocation Type: Single-year Grants
• Research Field: 情報通信工学
• Research Institution: Kanagawa University
• Principal Investigator: 豊嶋 久通 神奈川大学, 工学部, 助教授 (10271363)
• Project Period (FY): 1996
• Project Status: Completed (Fiscal Year 1996)
• Budget Amount: ¥1,000,000 (Direct Cost: ¥1,000,000); Fiscal Year 1996: ¥1,000,000 (Direct Cost: ¥1,000,000)
• Keywords: 剰余数システム / 冗長二進表現 / 剰余生成器 / ハードウェアアルゴリズム

Research Abstract

本研究では、剰余数システムにおける演算時間の短縮を目的として、内部信号を冗長二進表現する方法を提案した。研究成果としては以下の点が挙げられる。
1.剰余数システムにおいて必要となる部品にすべて共通となる剰余生成器に関して冗長二進表現を用いることにより高速化が行われることがソフトウェアシミュレーションから確認できた。
2.ハードウェア記述言語を用いた回路合成による具体的に16ビット以上については従来法より高速化されることが確認された。
3.法が2のべき乗、および、2のべき乗プラスマイナス1という特殊な場合に関しては、ROMを必要としない構成がそのまま適用でき、ハードウェア量の面からも有効であることが確認できた。
但し、結果的に以下のような問題点も明らかとなった。
1.法が上記以外の場合では、ROMを必要とするため、従来法よりROMサイズが大きくなり、ハードウェア量として適切でない。
2.特に剰余乗算の場合には、ROMのサイズがさらに大きくなるため、ビット数が増えるに従い、ハードウェア的に効率が悪くなる。
今後の解決策としては、剰余数をハードウェア的に効率のよい法に対する剰余に変換する理論(疑似剰余理論)を適用してROMを用いない構成を考える必要がある。