Project/Area Number |
08J01471
|
Research Category |
Grant-in-Aid for JSPS Fellows
|
Allocation Type | Single-year Grants |
Section | 国内 |
Research Field |
Microdevices/Nanodevices
|
Research Institution | Hokkaido University |
Principal Investigator |
開澤 拓弥 Hokkaido University, 大学院・情報科学研究科, 特別研究員(DC2)
|
Project Period (FY) |
2008
|
Project Status |
Completed (Fiscal Year 2008)
|
Budget Amount *help |
¥600,000 (Direct Cost: ¥600,000)
Fiscal Year 2008: ¥600,000 (Direct Cost: ¥600,000)
|
Keywords | 単電子 / 省エネルギー / 揺らぎ許容 / 論理回路 / 加算器 / フレキシブル論理ゲート |
Research Abstract |
近年の集積回路ではトランジスタの数を増やすことで高機能化を実現してきた。しかし現在、消費電力の増大が問題となっている。単電子デバイスはこれまでの素子とは異なる独特な特徴を持っており、低消費電力、高集積化から将来の大規模集積回路への応用が期待されている。ところが、単電子デバイスに必要な微細な単電子島を作製する際に生じてしまう、サイズ揺らぎによる特性の揺らぎが大きな問題となる。これを解決するため、多数のSiナノドットをアレイ状に配置し、単電子デバイスの利点を生かした新たなデバイス動作コンセプトを用いることで、サイズ揺らぎの影響を克服する方法を提案した。本年度は、Siナノドットアレイによる多入力・多出力を有するデバイスを従来のCMOSプロセスにより試作し、そのデバイスの機能性を検証した。 ナノドットアレイデバイスは、多数の入力ゲートに加え、多数の出力端子を取り付けることが可能である。これは、ドットが複数あるため、異なるドットからそれぞれ独立な出力を同時に取り出すことができるためであり、1個のデバイスで多入力・多出力を実現できることになる。最も有用な典型的な多入力・多出力デバイスとして、加算器を取り上げ、その機能実現を目指して、SiのCMOSプロセスにより、3入力・2出力を有するナノドットアレイデバイスを作製した。その結果、このデバイスが半加算器、並びに全加算器として動作することを実証した。また、入力ゲートを4つに増やしたデバイスについても検討し、2出力デバイスで論理が選択変更できるデバイスの可能性を示し、将来的にゲート電極数を増やすことにより、論理の選択に自由度が高まり、多くの出力端子を持ったデバイスに対して更なる高機能化が期待できることを検証できた。
|
Report
(1 results)
Research Products
(9 results)