Project/Area Number |
09780298
|
Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
Allocation Type | Single-year Grants |
Research Field |
計算機科学
|
Research Institution | Kyushu Institute of Technology |
Principal Investigator |
周 能法 九州工業大学, 情報工学部, 助教授 (00235699)
|
Project Period (FY) |
1997 – 1998
|
Project Status |
Completed (Fiscal Year 1998)
|
Budget Amount *help |
¥1,700,000 (Direct Cost: ¥1,700,000)
Fiscal Year 1998: ¥500,000 (Direct Cost: ¥500,000)
Fiscal Year 1997: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
Keywords | 制約 / コンパイラ / Prolog / CLP(FD) / 遅延 / 制約プロクラミング / 制約伝播 |
Research Abstract |
遅延機構は,関数型,論理型,並行型,制約型などのプログラミング言語の基本的な機構の一つである.これは,計算をある条件が満たされるまで遅延させる機構である.遅延機構は,無限データ列の生成,関数の必要時の評価,生成検証探索アルゴリズムの高速化などに用いられている.また,遅延機構は,制約伝搬法を用いた制約言語処理系の中でも重要な役割を果たしている.本研究では、二つの成果を得た.第一に、現在までの遅延機構の実装法を分析し、引数の頻繁的な移動が遅延機構の低効率の主な原因であることがわかった.我々は,この問題をなくすために,制約をヒープではなく,スタックフレームとして格納するように抽象マシンを設計した.また,スタックフレームの再利用技法も提案した「発表論文1」。第二に、遅延機構を用いた高速な制約コンパイラを構築した「発表論文2」。汎用の伝播手続きではなく、このコンパイラは、与えられた制約に特化した伝播手続きを生成する。
|
Report
(2 results)
Research Products
(4 results)