電力効率を3桁向上させるセンサネットワークのレイヤ間垂直統合研究
Project/Area Number |
09J00333
|
Research Category |
Grant-in-Aid for JSPS Fellows
|
Allocation Type | Single-year Grants |
Section | 国内 |
Research Field |
Communication/Network engineering
|
Research Institution | Kobe University |
Principal Investigator |
和泉 慎太郎 神戸大学, 自然科学系先端融合研究環・重点研究部, 助教
|
Project Period (FY) |
2009 – 2011
|
Project Status |
Completed (Fiscal Year 2011)
|
Budget Amount *help |
¥2,100,000 (Direct Cost: ¥2,100,000)
Fiscal Year 2011: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2010: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2009: ¥700,000 (Direct Cost: ¥700,000)
|
Keywords | VLSI / センサーネットワーク / 低消費電力 / 垂直統合設計 / マイクロホンアレイ / センサネットワーク |
Research Abstract |
平成23年度は、昨年度に引き続きアプリケーション層までを含んだセンサネットワークの垂直統合設計研究をおこなった。 本研究ではセンサネットワークの新たな応用分野としてマイクアレイを用いる音声インタフェースに着目し、センサネットワーク技術を用いたネットワーク型マイクアレイシステムを提案している。提案システムでは、小規模なマイクアレイ・センサノード(サブアレイ)を多数配置し、それらの間で有線ネットワークを構築して協調動作をおこなうことで、従来の大規模マイクアレイにおける演算量や消費電力の問題を解決する。小規模なマイクアレイ・センサノード(サブアレイ)を多数配置し、それらの間で有線ネットワークを構築して協調動作をおこなうことで、大規模なマイクアレイ音声処理システムを実現する。従来のデータ収集のみを目的としたアプリケーションとは異なり、ネットワーク型マイクアレイシステムには「リアルタイム処理」、「センサノード間の時刻同期」、「ネットワーク分散処理」という3つの機能が必要であった。 さらに本年度の研究成果として、複数音源に対応するマイクアレイネットワークシステムのためのクラスタベース経路構築手法を提案した。提案ルーティング手法をマイクアレイネットワークに適用することで、複数の音源位置に対して効率の良い経路を構築し、各音源からの音声を同時に収集することができる。これにより、例えば複数話者に対応した音声会議システムなどが実現できる。
|
Report
(3 results)
Research Products
(21 results)
-
-
-
-
[Journal Article] A 58-uW Single-Chip Sensor Node Processor with Communication Centric Design2010
Author(s)
S.Izumi, T.Takeuchi, T.Matsuda, H.Lee, T.Konishi, K.Tsuruda, Y.Sakai, H.Kawaguchi, C.Ohta, M.Yoshimoto
-
Journal Title
IEICE Transactions on Electronics vol.E93-C, no.3
Pages: 261-269
Related Report
Peer Reviewed
-
-
-
-
-
-
[Presentation] A 58-uW Sensor Node LSI with Synchronous MAC Protocol2010
Author(s)
S.Izumi, T.Takeuchi, T.Matsuda, H.Lee, T.Konishi, K.Tsuruda, Y.Sakai, C.Ohta, H.Kawaguchi, M.Yoshimoto
Organizer
Asia-Pacific Radio Science Conference (AP-RASC)
Place of Presentation
International Conference Center, (Toyama)
Year and Date
2010-09-25
Related Report
-
-
-
-
-
-
[Presentation] A 58-uW Single-Chip Sensor Node Processor Using Synchronous MAC Protocol2009
Author(s)
T.Takeuchi, S.Izumi, T.Matsuda, H.Lee, Y.Otake, T.Konishi, K.Tsuruda, Y.Sakai, H.Fujiwara, C.Ohta, H.Kawaguchi, M.Yoshimoto
Organizer
IEEE/JSAP Symposium on VLSI Circuits
Place of Presentation
RIHGA Royal Hotel Kyoto, Kyoto, Japan
Year and Date
2009-06-03
Related Report
-
-
[Presentation] A Single-Chip Sensor Node LSI with Synchronous MAC Protocol and Divided Data-Buffer SRAM2009
Author(s)
竹内隆, 和泉慎太郎, 松田隆志, 李赫鍾, 小西恵大, 鶴田嵩, 酒井康晴, 川口博, 太田能, 吉本雅彦
Organizer
IEEE International SoC Design Conference
Place of Presentation
BEXCO Convention Halls in Busan, Korea(South)
Related Report
-
-
-