半導体ナノワイヤネットワークを利用した再構成可能な集積回路技術の研究
Project/Area Number |
09J01866
|
Research Category |
Grant-in-Aid for JSPS Fellows
|
Allocation Type | Single-year Grants |
Section | 国内 |
Research Field |
Electronic materials/Electric materials
|
Research Institution | Hokkaido University |
Principal Investigator |
白鳥 悠太 北海道大学, 大学院・情報科学研究科, 特別研究員(DC2)
|
Project Period (FY) |
2009 – 2010
|
Project Status |
Completed (Fiscal Year 2010)
|
Budget Amount *help |
¥1,400,000 (Direct Cost: ¥1,400,000)
Fiscal Year 2010: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2009: ¥700,000 (Direct Cost: ¥700,000)
|
Keywords | 半導体ナノワイヤネットワーク / 二分決定グラフ論理 / 再構成可能回路 |
Research Abstract |
再構成可能な回路は、ハードウェアを後から組み替えることができる回路である。そのため、柔軟性が高く、ソフトウェア処理と比較して演算速度の向上と低消費電力化が期待できる。一方で、回路に冗長性が必要となり回路面積、素子数とトレードオフの関係にある。今後素子微細化による素子特性ばらつきが顕著になる上で、この点は大きな問題となりうる。提案する回路では、半導体ナノワイヤネットワーク構造を論理関数のグラフ表現にもとづき、回路化する。論理回路の素子構造として有望視されるナノワイヤの周期構造をうまく利用する本回路手法は、回路の柔軟性をもちながら、非常にシンプルな構造や作製プロセスで機能実装が可能と考えられる。 最終年度である平成22年度は、21年度に試作に成功したナノワイヤの導通状態制御スイッチの書き換え特性のメカニズム解明を試みた。このスイッチは、ネットワークを電気的に接続・切断し導通状態を保持する。提案回路において、このスイッチの書き換え特性が回路性能に直結するため、スイッチ特性の定性的な理解が回路性能を見積もる上で必要不可欠である。GaAs/AlGaAヘテロ構造ナノワイヤ上にSiN層と制御ゲートを設けた構造のスイッチを実際に試作した。その後、ナノワイヤ導通化・非道通化の書き込み特性を評価した。書き込み印加電圧、書き込み時間、導通状態の保持時間の相関について実験結果を理論的にフィッティングすることに成功した。これにより、このスイッチを用いた再構成可能回路の性能を具体的に見積もることが可能となった。この結果をもとに、提案回路の素子数、面積、消費電力を既存回路と比較した。特に小入力変数(6入力以下)の再構成可能回路において、既存回路と比べて省面積、少素子数、低動的消費電力動作可能な見通しが得られ、提案回路のもつ優位性を明らかにした。
|
Report
(2 results)
Research Products
(9 results)