超低消費電力かつディペンダブルなオンチップネットワークの研究
| Project/Area Number | 09J05189 |
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | The University of Tokyo |
|---|
| Research Fellow |
松谷 宏紀 The University of Tokyo, 特別研究員(SPD)
|
|---|
| Project Period (FY) |
2009 – 2011
|
| Project Status |
Completed(Fiscal Year 2011)
|
| Budget Amount *help |
¥7,200,000 (Direct Cost : ¥7,200,000)
Fiscal Year 2011 : ¥2,400,000 (Direct Cost : ¥2,400,000)
Fiscal Year 2010 : ¥2,400,000 (Direct Cost : ¥2,400,000)
Fiscal Year 2009 : ¥2,400,000 (Direct Cost : ¥2,400,000)
|
|---|
| Keywords | 計算機アーキテクチャ / 結合網 / 低消費電力 / ディペンダブル / オンチップネットワーク / Network-on-Chip |
|---|
| Research Abstract |
本研究の目的は、オンチップネットワーク(NoC)の低消費電力化、および、ディペンダビリティの向上である。以降、順に成果を報告する。
1.「細粒度パワーゲーティング」
オンチップルータを非常に細粒度なパワードメインに分割し、本当に使われている箇所に、本当に必要なタイミングでのみ電力を供給する。これによって、リーク電流を大幅に抑えることができる。昨年度までの成果によって、リーク電力を大幅に削減できたが、アプリケーションの性能が4.0%低下した。一般的に4.0%の性能低下は許容できないため、パワードメインの分割方法を見直しを行った。本年度では、さらに性能低下を隠ぺいできる新たなウェイクアップ手法を導入、性能低下を0.7%まで抑えることに成功した。本成果はIEEE Transactions on Computer-Aided Design of Integrated Circuitsに採録された。
2.「多電源・可変パイプライン化」
Dynamic Voltage and Frequency Scaling (DVFS)は、低負荷時に、動作周波数と供給電圧を下げることでダイナミック電力を削減する手法である。しかし、これをNoCに適用すると、各ルータが異なる動作周波数で動作することになり、ルータ間の同期通信が極めて困難になる。そこで、我々は「電圧とオンチップルータのパイプライン段数」を制御することにした。パイプラインを深くすると通信遅延が増えるが回路の速度は上がるため、動作周波数を変えずともDVFSに近い効果が得られる。本年度は多電源・可変パイプラインルータのプロトタイプを設計し、現在はその詳細な評価を行っている。
なお、オンチップルータの可変パイプライン化に関連して、低遅延ルータの研究も並行して行い、成果がIEEE Transactions on Computersに採録された。
3.「オンチップネットワークのディペンダビリティ向上」
多電源・可変パイプラインルータによって、低負荷時の供給電圧を下げることができ、消費電力の大幅な削減が期待できる。しかし、近年、プロセスの微細化やそれに伴う低電圧化によりビット化けなどのソフトエラーが問題となっており、将来的に低電圧化技術の大きな妨げになると懸念されている。そこで、本研究では、ビットエラーの検出・再送、訂正符号をNoCに応用する。昨年度に引き続き、NoCにおけるエラー検出・訂正符号のモデル化を行い、本年度はそのようなオンチップルータ回路を設計し、回路レベルの評価を行った。
|
Report
(2results)
Research Products
(15results)
