自律最適化に基づく低消費電力ダイナミック・リコンフィギャラブルVLSIの開発
Project/Area Number |
09J05450
|
Research Category |
Grant-in-Aid for JSPS Fellows
|
Allocation Type | Single-year Grants |
Section | 国内 |
Research Field |
Electron device/Electronic equipment
|
Research Institution | Tohoku University |
Principal Investigator |
石原 翔太 東北大学, 大学院・情報科学研究科, 特別研究員(DC1)
|
Project Period (FY) |
2009 – 2011
|
Project Status |
Completed (Fiscal Year 2011)
|
Budget Amount *help |
¥2,100,000 (Direct Cost: ¥2,100,000)
Fiscal Year 2011: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2010: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2009: ¥700,000 (Direct Cost: ¥700,000)
|
Keywords | FPGA / 低消費電力 / 非同期アーキテクチャ / 強誘電体キャパシタ / フローティングゲートMOS / 同期・非同期融合設計 / パワーゲーティング / 自律適応制御 / 2線方式 / 高信頼性 / 束データ方式 / 複数電源電圧制御 / 不揮発メモリ / 強誘電体 / 4相2線方式 / LEDR方式 |
Research Abstract |
リコンフィギャラブルVLSIの消費電力が専用VLSIと比べて十数倍となる問題点がある.また応用範囲の拡大によって,高信頼性・高セキュリティ性が要求されるようになった.本研究では,演算負荷および回路の状態に応じて,電源電圧・演算並列度・故障修復などを自律的にリアルタイムで最適化するアーキテクチャを開拓する.本年度は,以下の研究を実施した. (1)自律細粒度パワーゲーティングに基づく低消費電力アーキテクチャの評価 回路モジュールの使用状況を自律的に検出できるという非同期方式の特長を活用して,リコンフィギャラブルVLSIの高速性・低電力性を両立できる,パワーゲーティング及び電源電圧制御を自律的に行う制御方式およびアーキテクチャの評価を行なった. (2)低消費電力・小面積を達成する不揮発ロジックの開発 パワーゲーティングでは,記憶素子を含めて電源をオフと記憶状態が消えてしまうため,CMOS回路では記憶素子の電源をオフにして静的消費電力を削減することができない.そこで,電源をオフにしても記憶状態が消えない不揮発索子のフローティングゲートMOSおよび強誘電体を活用した.小面積・低消費電力を実現するため,多値記憶・多値演算一体化技術および演算機能を可変にできる手法を開拓した. (3)低消費電力を達成する同期・非同期ハイブリッドアーキテクチャの試作と評価 本研究で提案されている非同期式回路を活用した自律最適化技術を適用すると,回路は無駄な消費電力を大幅に削減できる利点がある.一方,稼働率が高い回路はこのような無駄な消費電力がほとんどなく,回路構成がシンプルな同期式回路のほうが電力効率が良い.本研究では非同期式と同期式それぞれの利点を活かして,それぞれの部分回路が稼働率に応じて同期式回路あるいは非同期式回路に切り替えできるハイブリッドアーキテクチャを提案・試作し,その有効性を明らかにした.
|
Report
(3 results)
Research Products
(22 results)