| Budget Amount *help |
¥1,600,000 (Direct Cost: ¥1,600,000)
Fiscal Year 2012: ¥800,000 (Direct Cost: ¥800,000)
Fiscal Year 2011: ¥800,000 (Direct Cost: ¥800,000)
|
|---|
| Research Abstract |
今年度はシステムレベルからアプリケーションレベルまで,様々なレイヤーから多面的に,様々な故障に対する高信頼システムの設計技術の研究を行った.
(1)ソフトエラーに対する耐故障LSI回路の動作合成手法を提案した.演算結果がレジスタに保存されている間に起こるソフトエラーの影響を考慮し,さらに,コスト・性能・信頼性の異なるいくつかの演算器を活用することで,従来の三重化に依らずに,効率良く高信頼LSIを生成する手法を提案した.研究成果は国際会議で発表した.
(2)アプリケーションの特徴を最大限活用し,ソフトエラー耐性を保証するための最小限のエラーチェックをソフトウェアで行う手法を提案した.研究成果は学術論文誌に採択済みである.
(3}製造ばらつきによるタイミング違反を,ハードウェアとソフトウェアの両面から補完する効率的なプロセッサの拡張手法を提案した.研究成果は国際会議で発表した.研究成果は本分野で最高峰の国際会議の1つであるASPDACで発表した.
(4)更に,経年劣化によるタイミング違反をも考慮するよう,(3)の研究を発展させた.研究成果は本分野で最高峰の国際会議の1つであるDATEで発表した.
(5)製造ばらつきによる歩留まり低下やタイミング違反を抑えるための,高位合成によるRTL回路の生成アルゴリズムを見直した.研究成果は学術論文誌に採択済みである.さらに,国際会議と国内研究会で発表した.
(6)製造歩留まり低下を解決するための,極小プロセッサの提案,および,その評価を行った.本研究成果は国内研究会で発表した.
(7)以上の成果について,マルチプロセッサやバイオチップなどの他分野における応用研究を行った.研究成果は国際会議で発表した.
|
