ウェーハ規模集積分散・超並列計算機の耐故障化設計に関する研究

• Project/Area Number: 12750310
• Research Category: Grant-in-Aid for Encouragement of Young Scientists (A)
• Allocation Type: Single-year Grants
• Research Field: 情報通信工学
• Research Institution: Iwate University
• Principal Investigator: 堀田 忠義 岩手大学, 工学部, 助手 (30281950)
• Project Period (FY): 2000 – 2001
• Project Status: Completed (Fiscal Year 2001)
• Budget Amount: ¥2,200,000 (Direct Cost: ¥2,200,000); Fiscal Year 2001: ¥800,000 (Direct Cost: ¥800,000); Fiscal Year 2000: ¥1,400,000 (Direct Cost: ¥1,400,000)
• Keywords: ウェーハ規模集積 / 分散・超並列計算機 / フォールトトレランス / メッシュ結合並列計算 / 冗長構成 / システム再構成 / 信頼性 / シングルトラック切替網 / メッシュ結合並列計算機 / フォールト・トレランス / 自律的再構成 / シングルトラック切換網

Research Abstract

原子力や気象,分子科学,画像処理,人工知能などの分野における巨大計算への要請は強く,そのような計算に対しては,多数の処理要素からなる超並列計算機の実現が是非必要である.並列計算機の一形態として,メッシュ(あるいはトーラス)結合並列計算機がある.また計算機の高速化,小型化,省電力化および低価格化の一手段として,ウエーハ規模集積(WSI, Wafer Scale Integration)技術が考えられている.しかしWSIでは,チップ面積の飛躍的な増加により,もし何も工夫しなけれぱ,歩留まりが非常に悪くなるという問題がある.
本研究では,計算機におけるこのような社会の二一ズに応えるべく,特にメッシュ(あるいはトーラス)結合並列計算機をWSI実現することに焦点を絞り,以下のような研究成果をあげた.
1. 1/2トラックスイッチ方式を用いた耐故障化格子結合並列計算機(トーラスアレー)に対する有効な自律的再構成システムにおいて,プロセッサのみならずトラックやスイッチ等の故障を想定した場合の興味深い解析を行った。
2. 1/2トラックスイッチ方式を用いた耐故障化格子結合並列計算機(トーラスアレー)について、新しくかつ有効な自律的再構成システム実現の1手法について論じ、さらにそのハードウェア実現も提案した。
3. E-1/2トラックスイッチ方式を用いた耐故障化格子結合並列計算機(トーラスアレー)に対する有効な自律的再構成システムにおいて,プロセッサのみならずトラックやスイッチ等の故障を想定した場合の興味深い解析結果を示した。

Research Products

• [Publications] Tadayoshi Horita, Itsuo Takanami: "Analytical results for reconfiguration of 1 1/2-track switch torus arrays with multiple fault types"Proceedings of Int'l Conference on Parallel and Distributed Computing, Applications, and Techniques. 133-140 (2001)
• [Publications] Tadayoshi Horita, Itsuo Takanami: "A System for Efficiently Self-Reconstructing 1 1 /2-Track Switch Torus Arrays"IEICE Trans. Inf. & Syst. Vol.E84-D, No.12. 1801-1809 (2001)
• [Publications] Tadayosh Horita, Itsuo Takariami: "Analytical results for reconfiguration of E-1 1/2-track switch torus arrays with multiple fault types"Proceedings of IEEE 2001 Pacific Rim International Symposium on Dependable Computing. 233-240 (2001)
• [Publications] Tadayoshi Horita and Itsuo Takanami: "An FPGA Implementation of a Self-Reconfigurable System for the 11/2 Track-Switch 2-D Mesh Array with PE Faults"IESCE Transactions on Information and Systems. Vol.E83-D No.8. 1701-1705 (2000)
• [Publications] Tadayoshi Horita and Itsuo Takanami: "Fault Tolerant Processor Arrays Based on the 11/2-Track Switches with Flexible Spare Distributions"IEEE Transactions on Computers. Vol.49 No.6. 542-552 (2000)
• [Publications] Tadayoshi Horita and Itsuo Takanami: "A System for Efficiently Self-Reconstructing E-11/2-Track Switch Torus Arrays"Proceedings of IEEE Int'l Symp.on Paralled Architectures, Algorithms and Networks. 44-49 (2000)
• [Publications] Tadayoshi Horita and Itsuo Takanami: "A System for Efficiently Self-Reconstructing 11/2-Track Switch Torus Arrays"Proceedings of Int'l Conference on Parallel and Distributed Processing Techniques and Applications CSREA Press. 939-945 (2000)
• [Publications] 堀田忠義: "Efficiently Reconfigurable Fault Tolerant Processor Arrays Based on 11/2-Track Switches"情報処理学会東北支部奨励賞. (2000)
• [Publications] 堀田忠義,高浪五男: "複数種類の故障を持つ11/2トラックスイッチトーラスアレーの再構成"電子情報通信学会技術研究報告. FTS2000-78. 17-24 (2000)