• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

FPGAを対象とした動的再構成可能システムとその設計環境に関する研究

Research Project

Project/Area Number 12750369
Research Category

Grant-in-Aid for Encouragement of Young Scientists (A)

Allocation TypeSingle-year Grants
Research Field System engineering
Research InstitutionThe University of Kitakyushu (2001)
Waseda University (2000)

Principal Investigator

戸川 望  北九州市立大学, 国際環境工学部, 助教授 (30298161)

Project Period (FY) 2000 – 2001
Project Status Completed (Fiscal Year 2001)
Budget Amount *help
¥2,400,000 (Direct Cost: ¥2,400,000)
Fiscal Year 2001: ¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2000: ¥1,300,000 (Direct Cost: ¥1,300,000)
KeywordsFPGA / 動的再構成 / 動的再構成可能システム / 高位合成 / システム設計 / 動作合成 / 抽象動作記述 / スケジューリング / バインディング / 面積 / 時間最適化
Research Abstract

FPGA (Field-Programmable Gate Array)とは,設計者が手元で電気的に回路機能を書き込むことができるLSI(大規模集積回路)デバイスの総称であり,1980年代半ばに実用的なFPGAデバイスが発表されて以来,デバイスそのものならびにその応用環境に関する研究が注目されてきた.本研究では,FPGAによって実現される回路機能がFPGA動作中に変化可能とした動的再構成可能FPGAに焦点を当て,まず,複数個の動的再構成可能FPGA,メモリおよびこれらをとりまく周辺回路から構成される動的再構成可能システムを考案・構築することを目的としている.続いて,動的再構成可能FPGAおよびシステムを対象に,動作レベルアルゴリズムから,動的再構成可能FPGAおよびシステム上で実現されるハードウェアを,計算機によって自動的に合成する環境(ハードウェア高位合成環境)を考案・構築することを目的としている.これらの研究を達成するため,平成13年度において,昨年度に引き続き,(1)動的再構成可能システムの構成法に関する調査・研究を実施したのと同時に,(2)動的再構成可能システムを対象としたハードウェア合成環境に関する研究を行った.
(1)制御処理用FPGAおよび演算処理用FPGA,メモリならびに周辺回路から構成される動的再構成可能システムを想定し,ネットワークプロトコル処理,特にネットワーク暗号化処理・プロトコルブースタを始めとする実アプリケーションを実現し,動作および性能を検証した.実機による実験の結果,ソフトウェアシミュレーションと同等な出力結果を,FPGAハードウェアによって得られることを確認した.これは,本研究で提案・構築した動的再構成可能システムの正当性を示している.
(2)続いて,動的再構成可能システムのためのハードウェア合成環境を構築した.構築された環境は,コンパイラ系,面積/時間/消費電力最適化系,ハードウェア生成系から構成される.C言語によるハードウェアの動作記述ならびに面積/時間制約のもとに,これらの制約を満足しかつ消費電力ならびにアプリケーションプログラムで消費される総エネルギーを小さく抑えた複数個のハードウェアを合成する.計算機上にこれらの環境を構築し,評価実験を行った結果,面積および時間制約とがトレードオフの関係にあり,かつ消費電力/総消費エネルギーを抑えた複数個のハードウェアが列挙されることを確認した.
これら(1)および(2)の研究成果ならび前年度までの研究の結果,アルゴリズムの動作記述から,ほぼ自動で動的再構成可能ハードウェアを得ることができる.これはアルゴリズム評価のプロトタイプ化を極めて高速に実現できることを意味し,結果,情報技術の躍進に寄与すると考える.

Report

(2 results)
  • 2001 Annual Research Report
  • 2000 Annual Research Report

Research Products

(11 results)

All Other

All Publications

  • [Publications] N.Togawa: "An Area/Time Optimizing Algorithm in High-Level Synthesis of Control-Based Hardwares"IEICE Trans. on Fundamentals of Electronics Communications and Computer Sciences. E84・A・5. 1166-1176 (2001)

    • Related Report
      2001 Annual Research Report
  • [Publications] 崔 鎮求: "Implementation of Motion Estimation IP Core for MPEG Encoder"International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2001). (2001)

    • Related Report
      2001 Annual Research Report
  • [Publications] N.Togawa: "A Hardware/Software Cosynthesis System for CAM Processors"The Tenth Workshop on Synthesis And System Integration of Mixed Technologies (SASIMI 2001). 37-44 (2001)

    • Related Report
      2001 Annual Research Report
  • [Publications] N.Togawa: "A New Hardware/Software Partitioning Algorithm for DSP Processor Cores with Two Types of Register Files"IEICE Trans. on Fundamentals of Electronics Communications and Computer Sciences. E84・A・5. 2802-2807 (2001)

    • Related Report
      2001 Annual Research Report
  • [Publications] N.Togawa: "Area and Delay Estimation in Hardware/Software Cosynthesis for Digital Signal Processor Cores"IEICE Trans. on Fundamentals of Electronics Communications and Computer Sciences. E84・A・5. 2639-2647 (2001)

    • Related Report
      2001 Annual Research Report
  • [Publications] 崔 鎮求: "VLSI Architecture for a Flexible Motion Estimation with Parameters"IEEE Asia and South Pacific Design Automation Conference 2002 (ASP-DAC 2002). 452-457 (2002)

    • Related Report
      2001 Annual Research Report
  • [Publications] Y.Miyaoka: "Area/delay estimation for digital signal processors"IEEE Asia and South Pacific Design Automation Conference 2001. 156-161 (2001)

    • Related Report
      2000 Annual Research Report
  • [Publications] N.Togawa: "CAM processor synthesis based on behavioral descriptions"IEICE Transactions on Fundamentals. E83-A巻・12号. 2464-2473 (2000)

    • Related Report
      2000 Annual Research Report
  • [Publications] 家長真行: "制御処理ハードウェアの高位合成のための高速な面積/時間最適化アルゴリズム"情報処理学会DAシンポジウム2000論文集. 27-32 (2000)

    • Related Report
      2000 Annual Research Report
  • [Publications] 諏訪勝: "システムVLSIの動作合成におけるレイアウト面積・遅延見積もり手法"電子情報通信学会第12回回路とシステム軽井沢ワークショップ論文集. 125-130 (2000)

    • Related Report
      2000 Annual Research Report
  • [Publications] T.Wakui: "A behavioral synthesis system for processors with content addressable memories"Synthesis and System Integration of Mixed Technologies 2000. 56-63 (2000)

    • Related Report
      2000 Annual Research Report

URL: 

Published: 2000-03-31   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi