| Budget Amount *help |
¥2,100,000 (Direct Cost: ¥2,100,000)
Fiscal Year 2001: ¥800,000 (Direct Cost: ¥800,000)
Fiscal Year 2000: ¥1,300,000 (Direct Cost: ¥1,300,000)
|
|---|
| Research Abstract |
本研究の目的は,並列計算機における高速フーリエ変換(fast Fourier transform,以下FFT)のアルゴリズムの実現および評価が挙げられる。
近年,並列計算機の普及に伴い,並列FFTアルゴリズムが様々な研究者によって提案されており,ライブラリとなっているものも多い。ところが,これらの並列FFTアルゴリズムはデータ数がN=2^pのように,2のべき乗で表される場合についてのものが多い。
そこで本研究では,並列計算機においてデータ数がN=2^p3^q5^rの場合について並列FFTアルゴリズムの実現および評価を行った。並列計算機は,大きく分けて共有メモリ型並列計算機と分散メモリ型並列計算機があるが,それぞれのアーキテクチャにおいて最適な並列FFTアルゴリズムは異なるために,本研究では異なるアーキテクチャについてそれぞれ並列FFTアルゴリズムを実現し,評価を行った。そして,これらの並列FFTアルゴリズムを実際に共有メモリ型および分散メモリ型の並列計算機上に実現し,今までの逐次FFTアルゴリズムに対する性能向上率を評価した。
本研究で実現した並列FFTアルゴリズムでは,キャッシュブロッキングという手法を用いてキャッシュメモリを有効に活用することにより,共有メモリ型並列計算機と分散メモリ型並列計算機という複数のプラットホームにおいて,従来提案されている並列FFTアルゴリズムに比べて高い性能を示すことが分かった.
またこれらの研究成果をもとに,雑誌論文や国際会議において研究成果を発表した。
|
