世界最速を実現するメニーコアプロセッサの正確なキャッシュ構成シミュレーション技術
| Project/Area Number |
12J04385
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
多和田 雅師 早稲田大学, 理工学術院, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Project Status |
Completed (Fiscal Year 2014)
|
| Budget Amount *help |
¥2,700,000 (Direct Cost: ¥2,700,000)
Fiscal Year 2014: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2013: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2012: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | キャッシュ構成シミュレーション / キャッシュメモリ / シミュレーション / キャッシュシミュレーション / トレースシミュレーション / キャッシュ最適化 |
|---|
| Outline of Annual Research Achievements |
組込みシステムではキャッシュメモリが全体の性能に大きく影響を与える。システムに対し最適なキャッシュメモリを選択するため、設計時にキャッシュメモリの大きさや構成パラメータから性能を見積もる必要がある。キャッシュメモリの性能を調べるためメモリアクセスの履歴であるトレースデータを用いてシミュレーションを行い、キャッシュヒット回数とキャッシュミス回数を数える。キャッシュヒット回数とキャッシュミス回数は遅延速度や消費エネルギーを見積もるデータとなる。すべてのパラメータ構成の中で最も良い構成を探索することをキャッシュ構成シミュレーションと呼ぶ。キャッシュ構成シミュレーションは時間がかかるのでシミュレーション高速化手法を研究する。マルチコアプロセッサではキャッシュメモリのコヒレント制御を行うため、正確なシミュレーションを行うと動作が複雑になる。マルチコアプロセッサの正確なシミュレーションとして従来のキャッシュヒット・キャッシュミスに代わり、より正確な見積もりを可能とするため，マルチコアプロセッサのキャッシュメモリにおいて起き得る状況を列挙し、これを測定すべき状況として定義した。状況が発生した回数を数え上げることがマルチコアプロセッサにおけるキャッシュ構成シミュレーションである。マルチコアプロセッサの正確なシミュレーションを実現し、キャッシュメモリの状態を同時に表現するデータ構造を用いて、従来手法に比べて5倍の高速化を達成した。
|
| Research Progress Status |
26年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
26年度が最終年度であるため、記入しない。
|
Report
(3 results)
Research Products
(14 results)
