高性能ULSIのための歪みGe MOSFETの研究開発
| Project/Area Number |
12J06933
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Thin film/Surface and interfacial physical properties
|
|---|
| Research Institution | Kyushu University |
|---|
Principal Investigator |
山本 圭介 九州大学, グリーンアジア国際リーダー教育センター, 助教
|
|---|
| Project Period (FY) |
2012
|
| Project Status |
Completed (Fiscal Year 2012)
|
| Budget Amount *help |
¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2012: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | 半導体物性 / 電子・電気材料 / ゲルマニウム / MOSFET / 歪み / 金属/半導体接合 / ショットキー接合 |
|---|
| Research Abstract |
大規模集積回路(ULSI)の更なる高性能化に向けて、その基本構成素子である金属一酸化物一半導体電界効果トランジスタ(MOSFET)の高性能化(高速・低消費電力化)が世界中で検討されている。本研究では、その実現のために高移動度材料であるゲルマニウム(Ge)に焦点を当て、「1.更なる移動度向上を目的としたGe基板への歪み印加」「2.歪み導入に最適なMOSFETデバイス構造の構築」を行った。
1.更なる移動度向上を目的としたGe基板への歪み印加
シリコン(Si)-ULSIの移動度向上技術として定着している歪みSiの考え方をGeへと展開した。代表者が確立した、Si基板上への窒化シリコン(SiN)堆積による引張歪みと圧縮歪みの選択的印加技術を、Ge基板に対して適用した。SiNを堆積したGe基板の歪み分布状況を、紫外光マイクローラマン分光法によって測定した結果、Si基板の場合と同様に、引張及び圧縮歪みを選択的に印加できていることが確認でき、その大きさは引張歪みが最大で0.18%、圧縮歪みが最大で0.36%であった。この手法は、無歪みGeを上回る高移動度を期待でき、高移動度Ge MOSFET実現において極めて魅力的であると言える。
2.歪み導入に最適なMOSFETデバイス構造の構築
Geの物性的特徴と歪み導入技術の双方に親和性の高いデバイス構造として、メタルソース/ドレイン(S/D)型MOSFETに着目した。このデバイス構造が実現すれば、簡略なプロセスと高い性能の両立が期待できる。
メタルS/D型MOSFETには、電子・正孔それぞれに対して低障壁(0.1eV以下)な金属/Ge接合が必要である。適切な材料を探索した結果、前者にはTiN/Ge接合(0.09eV)を、後者にはHfGe/Ge接合(0.06eV)を採用したメタルS/D型MOSFETを作製した。作製したMOSFETは正常なトランジスタ動作に成功し、特にp-MOSFETは従来型のpn接合型MOSFETに匹敵する高移動度(340cm^2/Vs,pn接合型では376cm^2/Vs)が得られた。この結果は、高移動度メタルS/D型GeCMOS実現への道を拓いたと言える。
|
Report
(1 results)
Research Products
(17 results)
