| Project/Area Number |
12J09115
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
永久 雄一 東京工業大学, 総合理工学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Project Status |
Completed (Fiscal Year 2014)
|
| Budget Amount *help |
¥2,700,000 (Direct Cost: ¥2,700,000)
Fiscal Year 2014: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2013: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2012: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | グラフェン / SiC / トランジスタ / 論理素子 / オン/オフ比 / ショットキー障壁高さ / 単極性動作 |
|---|
| Outline of Annual Research Achievements |
本研究の目的は、炭素原子層数層からなるグラフェンをチャネルに用いたトランジスタを作製し、オン/オフ比を中心にその性能を論理素子応用に向けて向上させることである。本研究では、炭化ケイ素(SiC)基板を高温真空下でアニールすることにより基板表面に形成される「エピタキシャルグラフェン」をチャネルに、n型ドープしたSiC(n-SiC)をソース/ドレインとしたトップゲート型のトランジスタ構造により高いオン/オフ比の実現を目指した。すでに、4H-SiC(0001)面上に成長した0-2MLグラフェンを水素アニール処理による界面処理により、界面に存在するバッファ層をグラフェン化し、良好なグラフェン/n-SiC界面特性を実現することにより、高いオン/オフ比(3ケタ程度)を実現し(平成24年度)、さらにトップゲート付ダイオード構造によりグラフェン/n-SiC界面のショットキー障壁高さが0.5eV-0.7eV程度ゲート変調することにより高いオン/オフ比が実現されていることを確認した(平成25年度)。
平成26年度においては、本研究にて提案するトランジスタ構造において存在する、オン/オフ比とグラフェン/n-SiCコンタクト抵抗率のトレードオフという問題を改善するため、より低いショットキー障壁高さが期待される6H-SiC(0001)を使用し、デバイスの作製および評価を行った。結果、水素アニール処理を施していない素子においては4H-SiC(0001)基板の素子と比較して2ケタ程度低いグラフェン/n-SiC間のコンタクト抵抗が得られた一方で、水素アニール処理を施した素子においては0.5-0.8eVと4H-SiC(0001)同程度の障壁高さが観測され、当初期待した低いショットキー障壁高さの実現とはならなかった。この原因はグラフェン/n-SiC界面の障壁高さの不均一性に起因すると考えられる。
|
| Research Progress Status |
26年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
26年度が最終年度であるため、記入しない。
|
