高速多層配線網におけるシグナル・インテグリティ検証システム

• Project/Area Number: 13025223
• Research Category: Grant-in-Aid for Scientific Research on Priority Areas (A)
• Allocation Type: Single-year Grants
• Review Section: Science and Engineering
• Research Institution: Shizuoka University
• Principal Investigator: 浅井 秀樹 静岡大学, 工学部, 教授 (40175823)
• Project Period (FY): 2001
• Project Status: Completed (Fiscal Year 2001)
• Budget Amount: ¥2,100,000 (Direct Cost: ¥2,100,000); Fiscal Year 2001: ¥2,100,000 (Direct Cost: ¥2,100,000)
• Keywords: 高速配線網 / シグナル・インテグリティ / FDTD法 / PEEC法 / 電磁界解析 / SPICE系シュミレーション / 回路縮小技法 / マイクロモデル

Research Abstract

本研究課題においては,高速配線網における信号遅延や反射,クロストークを詳細に解析可能とするシミュレータの構築を目指した.このことを実現するために,配線網を3次元構造として扱いながら,次の2つのアプローチを採用した.すなわち,1)時間領域差分法(FDTD)を用いた電磁界解析手法による詳細解析 2)配線網のRLCメッシュモデル(集中定数)による詳細解析 である.
1)によるアプローチの場合,電磁界効果を詳細に解析できる反面,通常の集中定数系シミュレータに比べて,膨大なシミュレーション時間を要する.従って,配線網の分割手法や並列分散処理によるシミュレーションの高速化を目指した.
2)によるアプローチでは,SPICE系シミュレータの利用が可能となる.その一方,回路要素が3次元的に構成されるため,インターコネクトを含む回路内の要素数が膨大となり,1)によるプローチ同様,そのシミュレーション時間が非常に膨大となる.そこで,線形回路の極近似手法に基づく回路の縮小化について検討した.この手法では,伝達関数を有理関数として近似した後,主要な支配極とそれに対応する留数を求めることで,ラプラス領域での減次モデルを作成する.このモデルを時間域モデルに変換することにより,SPICE系シミュレータに実装する事を目指した.
以上の結果として,配線の高密度化と高周波によるクロストークや信号の遅延・反射等の影響を含めた正確な配線網シミュレーションが可能となった.このことは,基板,配線を含んだ形での回路シミュレーションが可能となることを意味し,実質的なシグナル・インテグリティの検証システム構築に向けての基盤技術となる.
今後,集中定数,分布定数,電磁界効果を検証可能とするアナログ/ディジタル混合信号マルチレベルシミュレータの構築を目指す.

Research Products

• [Publications] Hidemasa Kubota: "Noise Analysis of Power/Ground Planes on PCB by SPICE-Like Simulator with Model Order Reduction Technique"Proc. IEEE 2002 Int. Symp. on Circuits and Syst.. (to appear). (2002)
• [Publications] Isao Hattori: "Optimal Placement of Decoupling Capacitors on PCB Using Poynting Vectors Obtained by FDTD Method"Proc. IEEE 2002 Int. Symp. on Circuits and Syst.. (to appear). (2002)
• [Publications] 浅井秀樹: "SoC/SiP設計に向けたEDAシステムの将来像"電気学会電子回路研究会資料. ECT-02-46. 29-34 (2002)
• [Publications] Kenichi Suzsuki: "An Application of Verilog-A to Modeling and Simulation of High-Speed Interconnects in Time/Frequency Transform-Domain"IEICE Trans. Fundamentals. Vol.E85-A, No.2. 395-398 (2002)
• [Publications] Atsushi Kamo: "A New Methodology for Optimal Placement of Decoupling Capacitors on Printed Circuit Board"IEICE Trans. Fundamentals. Vol.E84-A, No.12. 3177-3181 (2001)
• [Publications] Pornanong Pongpaibool: "An Alternating Implicit Block Overlapped FDTD (AIBO-FDTD) Method and Its Estimation with Parallel Computation"Proc. IEEE 10^<th> Topical Meeting on Electrical Performance of Electronic Packaging. 185-188 (2001)
• [Publications] Hidemasa Kubota: "Analysis of power/ground planes by PCB simulator with model order reduction technique"Proc. IEEE 10^<th> Topical Meeting on Electrical Performance of Electronic Packaging. 77-80 (2001)
• [Publications] Masaya Suzuki: "A Synthesis Technique of Time-Domain Interconnect Models by MIMO Type of Selective Orthogonal Least Square Method"IEEE Trans. Microwave Theory&Techniques. Vol.49,No.10. 1708-1714 (2001)
• [Publications] 浅井秀樹: "電磁界解析とモデル・リダクションに基づく回路シミュレーション技術の動向"エレクトロニクス実装学会誌. Vol.4,No.5(招待). 364-367 (2001)
• [Publications] 浅井秀樹: "高速多層配線網におけるシグナル・インテグリティ検証システム"文部科学省特定領域研究(A)「超機能化グローバル・インテクレーション研究」公開研究会講演予稿集. 51 (2002)