| Budget Amount *help |
¥2,000,000 (Direct Cost: ¥2,000,000)
Fiscal Year 2002: ¥500,000 (Direct Cost: ¥500,000)
Fiscal Year 2001: ¥1,500,000 (Direct Cost: ¥1,500,000)
|
|---|
| Research Abstract |
本研究では,代表的な再構成型デバイスであるFPGAと,信号処理向けプロセッサであり,8命令並列実行が可能であるDSPを用いたシステムを構築し,高柔軟性を有すシステムに関する研究を実施した.FPGAはメモリ技術を応用により内部構造を変更できるため,対象アプリケーション向け非冗長回路を常にその内部に実現でき,アプリケーションの並列性をハードウェアレベルの並列処理を可能とする.一方,DSPは信号処理アプリケーションで重要となる積和演算において高い処理性能を示す.
本研究を要点の一つに各デバイスの特性把握がある.そこで,それらのデバイス群を実装したハードウェアプラットフォームとして,FPGA, DSP,および大規模メモリモジュールを実装したPCIカードであるRYUOHの開発した.
各デバイスの基本性能を評価するために,RYUOHの各々のデバイスに対して,JPEGエンコーダを実装した.JPEGエンコーダの処理は,色空間変換,離散コサイン変換,量子化,およびハフマン符号化の4つに大別でき,それらはそれぞれ特性が異なる.このうち,処理時間に大きな差の生じた処理は,符号化であった.FPGAにおける符号化の処理時間は,4倍の動作クロックを用いたDSPと比べ,約1/15であった.この原因は,符号化は多くのビットシフト操作であった.ビットソフト操作は,FPGAでは多くのマルチプレクサで最適回路を実現できるが,DSPでは多くの分岐命令を要するため,命令レベルの並列度が低下する.
また,上記の研究実施において,それらの開発環境に関する問題点が生じた.そこで,デバイス(システム)アーキテクチャの研究を行うと共に,システムレベル設計言語環境やブロックベース設計環境を利用した開発環境に関する研究にも着手し,それらに対する問題点や改善方法の提案を行った.
|
