CMOSイメージセンサ用カラム並列型シングルスロープ方式読み出し回路に関する研究
| Project/Area Number |
13J00897
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
今井 快多 静岡大学, 創造科学技術, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2013
|
| Project Status |
Completed (Fiscal Year 2013)
|
| Budget Amount *help |
¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2013: ¥1,100,000 (Direct Cost: ¥1,100,000)
|
|---|
| Keywords | CMOSイメージセンサ / A/D変換 / 微細画素 / 高分解能 / シングルスロープ方式 / 2段A/D変換 / ランプ信号 / ばらつき補正 |
|---|
| Research Abstract |
CMOSイメージセンサの画素の微細化が進んでいる。特に携帯端末に搭載されるセンサの画素サイズは1μm^2に達している。それに応じて、各カラムに集積されるA/D変換器は狭幅化が必要となっている。2μmオーダーの集積が可能なA/D変換器は、ディジタル回路を中心に構成できるシングルスロープA/D変換器であるが、分解能と変換時間が指数関数となってしまう特徴がある。そのため、そのままでは多画素・高フレームレートのイメージセンサに対応できないという課題があった。
この課題に対し、我々はシングルスロープ方式での2段A/D変換化を検討した。具体的には、シングルスロープ方式の量子化誤差は時間領域に存在するので、その量子化誤差を電圧領域に変換したのちに、2段目のシングルスロープA/D変換器でA/D変換を行う。これにより、各シングルスロープA/D変換器の分解能を半分にすることが可能となり、高速化が実現される。
実証のために、昨年度には2.8μmピッチの2段シングルスロープA/D変換器を設計し、これを搭載した1920×1080画素を有するCMOSイメージセンサを試作した。実際にCMOSイメージセンサの評価を行ったところ、2段シングルスロープA/D変換器の機能的な妥当性を確認することができた。
一方、製造上のばらつきに起因して、カラム毎に変換特性がばらつく現象が確認された。特に、時間電圧変換回路のばらつきを抑制することが、消費電力の削減と面積の削減で最も重要であるため、時間電圧変換回路を低減する技術を検討した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
検討を進めている提案技術はシリコンチップ試作段階に進んでいる。製造上のばらつきに起因した性能特性の問題が顕在化したが、それに対応した技術提案も行っているため、本区分とした。
なお、本研究課題は平成26年度の交付申請を行わない。
|
| Strategy for Future Research Activity |
今後は、ばらつき低減技術を含めた試作を行い、総合性能の高さを実証する。
なお、本研究課題は平成26年度の交付申請を行わない。
|
Report
(1 results)
Research Products
(3 results)
