微細ＭＯＳトランジスタにおけるＲＴＮ起因の特性ばらつきに関する研究
| Project/Area Number |
13J04647
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
粟野 皓光 京都大学, 情報学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Project Status |
Completed (Fiscal Year 2015)
|
| Budget Amount *help |
¥3,400,000 (Direct Cost: ¥3,400,000)
Fiscal Year 2015: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 2014: ¥1,200,000 (Direct Cost: ¥1,200,000)
Fiscal Year 2013: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
|---|
| Keywords | 集積回路 / 経年劣化 / 歩留り解析 / 微細化 / ばらつき / 信頼性 / 歩留まり解析 / トランジスタ |
|---|
| Outline of Annual Research Achievements |
半導体製造プロセスの微細化にともない，集積回路の長期信頼性低下が問題視されている．本年度は，信頼性を考慮した回路設計を支援するべく，計算機による設計支援を可能とする要素技術を開発した．
研究目的：トランジスタのスイッチング速度を経年劣化させるNegative bias temperature instability（NBTI）が集積回路の特性劣化を引き起こす要因として問題視されている．本年度の研究目的はフリップ・フロップ（FF）の故障確率が経時変化する様子をシミュレーションにより予測することである．昨年度は，static random access memory（SRAM）を対象としていた．今年度は，より複雑な回路においても，故障確率の経年変化が解析出来るよう，新たな手法を開発する．
研究方法：建造物の信頼性評価のために開発されたSubset Simulation（SubSim）を拡張した，SubSim-ARの適用を検討する．説明のため，不良事象をF，建造物の設計パラメータをφで表す．設計変更が不良確率に与える影響を知るためには，色々なφに対してP(F|φ)を評価する必要があり，非効率的である．そこで，SubSim-ARが開発され，P(F|φ)のモンテカルロ近似を効率的に得ることが可能となった．今回は，設計パラメータを回路の年齢とみなす事で，SubSim-ARを歩留り解析へと応用する．
研究成果：一般的な24トランジスタのDFFに対して，提案手法を使った場合と，独立に不良確率解析を行った場合とで，解析精度・時間を比較した．その結果，解析精度を殆ど損なうことなく，10倍程度の高速化が可能であることを明らかにした．
|
| Research Progress Status |
27年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
27年度が最終年度であるため、記入しない。
|
Report
(3 results)
Research Products
(15 results)
