予測技術を用いた高性能/低消費電力メモリ・システムの開発

• Project/Area Number: 14702064
• Research Category: Grant-in-Aid for Young Scientists (A)
• Allocation Type: Single-year Grants
• Research Field: 計算機科学
• Research Institution: Kyushu University (2004); Fukuoka University (2002-2003)
• Principal Investigator: 井上 弘士 九州大学, システム情報科学研究院, 助教授 (80341410)
• Project Period (FY): 2002 – 2004
• Project Status: Completed (Fiscal Year 2004)
• Budget Amount: ¥28,340,000 (Direct Cost: ¥21,800,000、Indirect Cost: ¥6,540,000); Fiscal Year 2004: ¥11,310,000 (Direct Cost: ¥8,700,000、Indirect Cost: ¥2,610,000); Fiscal Year 2003: ¥10,270,000 (Direct Cost: ¥7,900,000、Indirect Cost: ¥2,370,000); Fiscal Year 2002: ¥6,760,000 (Direct Cost: ¥5,200,000、Indirect Cost: ¥1,560,000)
• Keywords: 低消費電力 / 高性能 / メモリ・システム / キャッシュ / 動的最適化 / 予測技術 / 再利用技術 / カスタム設計 / 組込みシステム / キャッシュ・メモリ / 命令ROM / レジスタ・ファイル

Research Abstract

動的消費エネルギーの削減に加え、キャッシュ・メモリのリーク消費エネルギー削減手法に関する研究を行った。また、これまでのLSI試作の結果や、FPGAを用いたプロトタイプによる結果に基づき、予測技術を用いた高性能/低消費電力化技術に関する総合的な評価を行った。具体的には以下の研究を実施した。
1:これまでに提案されたキャッシュ・リーク消費エネルギー削減方式を大域的に分類し、その比較評価を行った。その結果、今後は低リーク・キャッシュにおける性能低下が大きな問題となる事が明らかになった。
2:上記1で得た知見に基づき、プロファイル情報に基づき低リーク・キャッシュの性能低下を隠蔽する技術を開発した。また、ベンチマーク・プログラムを用いた定量的評価を行い、その有効性を明らかにした。
3:前年度までに実施したLSI試作結果、今年度実施したFPGAによるプロトタイピング、シミュレータを用いた評価結果、等に基づき、予測技術に基づく高性能/低消費電力メモリの評価を行った。
また、上記研究成果に関し、国内外会議での発表を行った。

Research Products

• [Journal Article] Quantitative Evaluation of State-Preserving Leakage Reduction Algorithm for L1 Data Caches (2005)
  • Author(s): Reiko.Komiya
  • Journal Title: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (予定)
• [Journal Article] 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価 (2005)
  • Author(s): 田中秀和
  • Journal Title: 電子情報通信学会研究報告 (予定)
• [Journal Article] 待機状態ラインに対する参照局所性を考慮した低リーク・キャッシュの性能低下抑制方式 (2005)
  • Author(s): 小宮礼子
  • Journal Title: 情報処理学会研究報告2004-ARC-160 Pages: 95-100
• [Journal Article] A Low Power I-Cache Design with Tag-Comparison Reuse (2004)
  • Author(s): Koji Inoue
  • Journal Title: Proc.of the The International Symposium on System-On-Chip (SOC04) Pages: 61-67
  • NAID: 120006655316
• [Journal Article] Quantitative Evaluation of Leakage Reduction Algorithm for L1 Data Caches (2004)
  • Author(s): Reiko Komiya
  • Journal Title: Proc.of the The International SoC Design Conference (ISOCC04) Pages: 582-585
• [Journal Article] Designing a TCP/IP Core for Power Consumption Analysis (2004)
  • Author(s): Kenichi Tanamachi
  • Journal Title: Proc.of the The Fourth IEEE Asia-Pacific Conference on Advanced System Integrated Circuits Pages: 412-413
• [Journal Article] タグ比較再利用による低消費電力命令の設計と評価 (2004)
  • Author(s): 田中秀和
  • Journal Title: 第17回 回路とシステム軽井沢ワークショップ Pages: 229-234
• [Journal Article] キャッシュ・リーク電力削減アルゴリズムに関する定量的評価 (2004)
  • Author(s): 小宮礼子
  • Journal Title: 第17回 回路とシステム軽井沢ワークショップ Pages: 235-240
• [Journal Article] キャッシュ・ミス頻発命令を考慮したメモリ・システムの高性能化 (2004)
  • Author(s): 三輪英樹
  • Journal Title: 情報処理学会研究報告2004-ARC-160 Pages: 107-112
• [Journal Article] キャッシュ・ミス頻発命令とその特徴解析 (2004)
  • Author(s): 堂後靖博
  • Journal Title: 情報処理学会研究報告2004-ARC-160 Pages: 101-106
• [Journal Article] キャッシュ・ミス頻発命令が性能に与える影響 (2004)
  • Author(s): 堂後靖博
  • Journal Title: 第3回情報科学技術フォーラム Pages: 281-282
• [Journal Article] マルチ・スレッド実行を前提としたキャッシュ・リーク削減アルゴリズムの評価 (2004)
  • Author(s): 小宮礼子
  • Journal Title: 第3回情報科学技術フォーラム Pages: 283-284
• [Journal Article] TCP/IPハードコアの設計とその消費電力解析 (2004)
  • Author(s): 棚町健一
  • Journal Title: 第3回情報科学技術フォーラム Pages: 217-218
• [Book] Low-Power Cache Design," Chap.25, in "Low-Power Electronics Design (2004)
  • Author(s): Vasily G.Moshnyaga
  • Total Pages: 21
  • Publisher: CRC PRESS
• [Publications] K.Inoue, V.Moshnyaga, K.Murakami: "Instruction Encoding for Reducing Power Consumption of I-ROMs Based on Execution Locality"IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. vol.E86-A no.4. 799-805 (2003)
• [Publications] 西田 敬宏, 井上 弘士, モシニャガ ワシリー: "ゼロ値予測に基づくDCT演算数削除手法の提案とその評価"第15回 回路とシステム(軽井沢)ワークショップ. 147-152 (2003)
• [Publications] Y.Nishida, K.Inoue, V.Moshnyaga: "A Zero-Value Prediction Technique for Fast DCT Computation"Proc.of The 2003 IEEE Workshop on Signal Processing Systems. 165-170 (2003)
• [Publications] H.Takamura, K.Inoue, V.Moshnyaga: "Reducing Access Count to Register Files through Operand Reuse"Proc.of The 8th Asia-Pacific Computer Systems Architecture Conference (LNCS 2823). 112-121 (2003)
• [Publications] 田中秀和, 井上弘士, モシニャガ ワシリー, 村上和彰: "ヒストリ・ベース・タグ比較キャッシュの設計と評価"第66回情報処理学会全国大会講演論文集(1). 83-84 (2003)
• [Publications] K.Inoue, V.Moshnyaga, K.Murakami: "A Low Energy Set-Associative I-Cache with Extended BTB"Proc.of 2002 International Conference on Computer Design(ICCD'02). 187-192 (2002)
• [Publications] H.Takamura, K.Inoue, V.Moshnyaga: "Register File Access Reduction by Data Reuse"Proc.of 12th International Workshop on Power And Timing Modeling, Optimization and Simulation. 278-288 (2002)
• [Publications] K.Inoue, V.Moshnyaga, K.Murakami: "A History-Based I-Cache for Low-Energy Multimedia Applications"Proc.of 2002 International Symposium on Low Power Electronics and Design(ISLPED'02). 148-153 (2002)
• [Publications] M.Fukagawa, K.Inoue, V.Moshnyaga: "Reducing Energy Consumption of Video Memory by Bit-Width Compression"Proc.of 2002 International Symposium on Low Power Electronics and Design(ISLPED'02). 142-147 (2002)
• [Publications] 井上弘士, モシニャガ・ワシリー, 村上和彰: "タグ比較結果の再利用に基づくメディア・アプリケーション向け低消費電力キャッシュ"第15回 回路とシステム(軽井沢)ワークショップ予稿集. 571-576 (2002)
• [Publications] 井上弘士, モシニャガ・ワシリー, 村上和彰: "実行頻度の偏りを利用した命令コード割当による命令ROMの低消費電力化"第15回 回路とシステム(軽井沢)ワークショップ予稿集. 565-570 (2002)