不応期ニューロンとスパースコーディングを用いた自己相関連想記憶に関する研究

• Project/Area Number: 14780308
• Research Category: Grant-in-Aid for Young Scientists (B)
• Allocation Type: Single-year Grants
• Research Field: Intelligent informatics
• Research Institution: Kurume National College of Technology
• Principal Investigator: 小田 幹雄 久留米工業高等専門学校, 制御情報工学科, 講師 (80300648)
• Project Period (FY): 2002 – 2003
• Project Status: Completed (Fiscal Year 2003)
• Budget Amount: ¥2,300,000 (Direct Cost: ¥2,300,000); Fiscal Year 2003: ¥700,000 (Direct Cost: ¥700,000); Fiscal Year 2002: ¥1,600,000 (Direct Cost: ¥1,600,000)
• Keywords: ニューラルネットワーク / 連想記憶 / スパースコーディング / 不応期 / ハードウエア / FPGA

Research Abstract

神経回路網を用いた自己相関連想記憶の記憶容量を改善するために,コーディング法およびダイナミクスの改良の視点から研究を行った。コーディング法としてスパースなコーディングを行うと無相関パタンと比較し,飛躍的に記憶容量が向上することが知られているが,このコーディング法に研究者が提案したニューロンに不応期を導入する手法を適用し,その実用性と有効性を検討した。スパースコーディングモデルのニューロンに不応性を適用する場合,非同期回路網に対しては無相関パターンと同様,不応しきい値の設定は容易であるが,同期回路網に対しては不応しきい値の設定が困難であることが得られた。計算機を用いたシミュレーション実験の結果により,スパース性が大きくなるほどニューロンの不応性の効果は減少するものの,スパースコーディングに対する提案モデルの有効性が示された。
次に,提案連想記憶モデルのハードウエア化の研究として,Xilinx社の30万ゲート規模のFPGAチップへの実装方法を検討した。記憶モデルを単純化するために,離散時間離散値の記憶モデルをハードウェア化することを目的とし,回路上の制約により,共有メモリに結合荷重を保持する回路構成をとり,16ニューロンからなる連想記憶回路を実現した。この回路のインターフェースとして,連想パターン表示用LED,記憶パターン用スイッチおよび各ステージ用起動スイッチからなる回路を試作し,FPGAチップと接続することにより,パターンの記憶や想起が可能であることを実証した。
本研究は,平成15年電子情報通信学会総合大会にて「不応期をもつニューロンによる相関パターンの連想記憶」と題して,また,国際会議ICONIP'03にて「Associative Memory Using Refractory Period of Neurons for Correlated Patterns」と題して,成果発表を行った。