フラッシュメモリ構造をトップゲートに用いた伝導型制御グラフェントランジスタの開発
| Project/Area Number |
14J09191
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electronic materials/Electric materials
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
朴 君昊 東北大学, 電気通信研究所, 特別研究員(PD)
|
|---|
| Project Period (FY) |
2014-04-25 – 2016-03-31
|
| Project Status |
Completed (Fiscal Year 2015)
|
| Budget Amount *help |
¥1,900,000 (Direct Cost: ¥1,900,000)
Fiscal Year 2015: ¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 2014: ¥1,000,000 (Direct Cost: ¥1,000,000)
|
|---|
| Keywords | 溶液法 / 絶縁膜 / トランジスタ / セルフアラインゲート / 移動度 |
|---|
| Outline of Annual Research Achievements |
フラッシュメモリのゲートスタック構造を用いた閾値制御をグラフェントランジスタにおいて実現することを目標に、グラフェンにダメージを与えずに高品質のゲート絶縁膜を形成及びセルフアラインゲート構造を製作する研究を行った。２７年度は、グラフェンの上に、従来必要とされた極薄アルミ酸化膜なしに、直接に高品質な絶縁膜を形成する方法を開発した。ゲート絶縁膜形成のためには溶液を塗布した後にマイクロ波アニールを施す方法で様々な堆積条件の最適化を実施した。その結果、溶液を塗布した後1000 Wで5分間マイクロ波アニールを施すことでグラフェンにダメージを与えずに10 nm程度の非常に薄い絶縁膜を形成できることを見出した。さらに加熱なしにマイクロ波アニールだけ適用することにより、良好な表面状態を持ち、かつ、グラフェンにドーピングを与えない絶縁膜を形成することに成功した。同絶縁膜は、原子間力顕微鏡観察の結果、10 nmの絶縁膜の厚みで表面粗さ0.237 nmという平坦性を有することが明らかとなった。この結果は原子層堆積方法による絶縁膜に相当する表面平坦性である。ラマン分光の結果、1000 Wのマイクロ波アニールにおいてドーピング量がほぼ電化中性状態になること、またX線光電子分光の結果、前年度までに開発した250℃・2時間アニーリングによる絶縁膜より、1000 W・5分間のマイクロ波アニールによる絶縁膜の方が、膜中のカルボキシ基及びヒドロキシ基が大きく減少した。こうして、溶液法とマイクロ波アニールを組合せることにより、グラフェンにドーピングを与えずに高品質な絶縁膜を形成可能であることが明らかになった。
以上、本研究で開発した改良溶液法を用いることにより、既存の絶縁膜形成方法のようなグラフェンドーピングを発生させない高品質なゲート絶縁膜をグラフェン上に形成できることを明らかにした。
|
| Research Progress Status |
27年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
27年度が最終年度であるため、記入しない。
|
Report
(2 results)
Research Products
(4 results)
