配線遅延の温度依存性を考慮し回路性能を最適化する高位ＬＳＩ設計技術

• Project/Area Number: 15J07118
• Research Category: Grant-in-Aid for JSPS Fellows
• Allocation Type: Single-year Grants
• Section: 国内
• Research Field: Computer system
• Research Institution: Waseda University
• Principal Investigator: 川村 一志 早稲田大学, 基幹理工学研究科, 特別研究員(PD)
• Project Period (FY): 2015-04-24 – 2017-03-31
• Project Status: Completed (Fiscal Year 2016)
• Budget Amount: ¥2,170,000 (Direct Cost: ¥1,900,000、Indirect Cost: ¥270,000); Fiscal Year 2016: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000); Fiscal Year 2015: ¥1,000,000 (Direct Cost: ¥1,000,000)
• Keywords: 高位レベル設計 / 設計アルゴリズム / 配線遅延 / 発熱 / ホットスポット

Outline of Annual Research Achievements

本研究では，局所発熱の削減と配線遅延の影響考慮を統合的に取り扱う高位ＬＳＩ設計技術を構築し，設計後ＬＳＩの性能を最大限に引き出すことを目的とする．
平成２８年度は，第一に，アナログ回路シミュレータを用い「配線遅延の温度依存性」を調査した．前年度に定義した「二次消費電力量」の概念を用い，二次消費電力量と温度の関係をプロファイルした．続いて，温度と配線遅延の関係を「配線遅延テーブル」として定式化した．第二に，前年度までに構築した高位ＬＳＩ設計フローに配線遅延テーブルを導入することで新たな設計フローを構築した．本設計フローは，ＬＳＩチップ内の各区画の二次消費電力量にもとづいて区画間消費電力量均一化問題を解くフェーズ，配線遅延テーブルにもとづいて配線遅延を再計算するフェーズから構成され，ふたつのフェーズを反復的に実行する．計算機上でのチップ内温度シミュレーションを通して，従来よりも最大３３％の性能向上を達成した．
上記に加え，回路構成に必要なマルチプレクサ数を削減することで，回路全体の性能を向上させる研究に取り組んだ．また，アプリケーションをニューラルネットワーク回路で模すことによりＬＳＩの性能を飛躍的に向上させる研究に取り組んだ．
以上の研究成果に対し，国内学会で１件，国際会議で３件の学会発表を行なった．３件の国際会議のうち１件では，論文賞を受賞した．さらに，結果をまとめた論文の学術論文誌への採録が決定し，２件（うちレター論文１件）が平成２８年度中に掲載され，１件が平成２９年４月に掲載されている．

Research Progress Status

28年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

28年度が最終年度であるため、記入しない。

Research Products

• [Journal Article] Efficient Multiplexer Networks for Field-Data Extractors and Their Evaluations (2017)
  • Author(s): Koki Ito, Kazushi Kawamura, Yuta Tamiya, Masao Yanagisawa, Nozomu Togawa
  • Journal Title: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Volume: E100.A Issue: 4 Pages: 1015-1028
  • DOI: 10.1587/transfun.E100.A.1015
  • NAID: 130005529555
  • ISSN: 0916-8508, 1745-1337
  • Peer Reviewed / Open Access
• [Journal Article] Interconnection-Delay and Clock-Skew Estimate Modelings for Floorplan-Driven High-Level Synthesis Targeting FPGA Designs (2016)
  • Author(s): Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
  • Journal Title: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Volume: E99.A Issue: 7 Pages: 1294-1310
  • DOI: 10.1587/transfun.E99.A.1294
  • NAID: 130005159594
  • ISSN: 0916-8508, 1745-1337
  • Peer Reviewed / Open Access
• [Journal Article] Bi-Partitioning Based Multiplexer Network for Field-Data Extractors (2016)
  • Author(s): Koki Ito, Kazushi Kawamura, Yuta Tamiya, Masao Yanagisawa, Nozomu Togawa
  • Journal Title: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Volume: E99.A Issue: 7 Pages: 1410-1414
  • DOI: 10.1587/transfun.E99.A.1410
  • NAID: 130005159603
  • ISSN: 0916-8508, 1745-1337
  • Peer Reviewed / Open Access
• [Journal Article] Bi-partitioning based multiplexer network for field-data extractors (2016)
  • Author(s): Koki Ito, Kazushi Kawamura, Yutaka Tamiya, Masao Yanagisawa, Nozomu Togawa
  • Journal Title: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Volume: E99-A
  • Peer Reviewed / Open Access
• [Journal Article] A Floorplan-Driven High-Level Synthesis Algorithm for Multiplexer Reduction Targeting FPGA Designs (2015)
  • Author(s): Koichi Fujiwara, Kazushi Kawamura, Shinya Abe, Masao Yanagisawa, Nozomu Togawa
  • Journal Title: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences Volume: E98.A Issue: 7 Pages: 1392-1405
  • DOI: 10.1587/transfun.E98.A.1392
  • NAID: 130005085784
  • ISSN: 0916-8508, 1745-1337
  • Peer Reviewed / Open Access
• [Presentation] ニューラルネットワークにもとづく概算回路設計手法 (2017)
  • Author(s): 川村一志，柳澤政生，戸川望
  • Organizer: 電子情報通信学会VLD研究会
  • Place of Presentation: 沖縄県那覇市
  • Year and Date: 2017-03-01
• [Presentation] A high-performance circuit design algorithm using data dependent approximation (2016)
  • Author(s): Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
  • Organizer: 13th International SoC Design Conference (ISOCC2016)
  • Place of Presentation: Jeju, Korea
  • Year and Date: 2016-10-23
  • Int'l Joint Research
• [Presentation] Rotator-based multiplexer network synthesis for field-data extractors (2016)
  • Author(s): Koki Ito, Kazushi Kawamura, Yuta Tamiya, Masao Yanagisawa, Nozomu Togawa
  • Organizer: 29th IEEE International System-On-Chip Conference (SOCC2016)
  • Place of Presentation: Seattle, USA
  • Year and Date: 2016-09-06
  • Int'l Joint Research
• [Presentation] A high-level synthesis algorithm for FPGA designs optimizing critical path with interconnection-delay and clock-skew consideration (2016)
  • Author(s): Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
  • Organizer: 2016 IEEE International Symposium on VLSI Design, Automation and Test (VLSI-DAT2016)
  • Place of Presentation: Sinchu, Taiwan
  • Year and Date: 2016-04-25
  • Int'l Joint Research
• [Presentation] タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価 (2015)
  • Author(s): 川村一志，柳澤政生，戸川望
  • Organizer: 電子情報通信学会VLD研究会
  • Place of Presentation: 長崎県長崎市
  • Year and Date: 2015-12-01
• [Presentation] A floorplan-aware high-level synthesis technique with delay-variation tolerance (2015)
  • Author(s): Kazushi Kawamura, Yuta Hagio, Youhua Shi, Nozomu Togawa
  • Organizer: 2015 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC2015)
  • Place of Presentation: シンガポール
  • Year and Date: 2015-06-01
  • Int'l Joint Research / Invited