プログラマブルデバイスを用いた制御・演算アルゴリズム評価実験システムの構築
| Project/Area Number |
16H00379
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Scientists
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
工学Ⅱ(情報系)B
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
阿部 茂樹 東北大学, 工学部・工学研究科, 技術専門員
|
|---|
| Project Period (FY) |
2016
|
| Project Status |
Completed (Fiscal Year 2016)
|
| Budget Amount *help |
¥550,000 (Direct Cost: ¥550,000)
Fiscal Year 2016: ¥550,000 (Direct Cost: ¥550,000)
|
|---|
| Keywords | プログラマブルデバイス / 演算アルゴリズム / ソーティングアルゴリズム |
|---|
| Outline of Annual Research Achievements |
研究目的 : ディジタルシステムの制御回路設計や演算アルゴリズムを短時間で実習する環境を提供することを目的とし、プログラマブルデバイスの一つであるFPGA(Field Programmable Gate Array)を用いた実習システムを構築した。その例として種々のソーティングアルゴリズムをハードウェア記述言語を用いてプログラミングし、それを可視化するための表示回路を製作し、その動作確認を行った。
研究実施計画 :
1. 論理回路の基礎である種々の演算アルゴリズムに対しハードウェア記述言語を用いて回路記述を行い、2進数で与えられた入力の値を7Seg-LEDに10進数で表示させる2つの変換アルゴリズムについて演算速度、回路面積等の評価をする。
2. ソーティングアルゴリズムを例として、簡単なアルゴリズムであるバブルソート、選択ソート、挿入ソート、高速なアルゴリズムであるクイックソート、ヒープソート、マージソートなど種々のアルゴリズムをプログラマブルデバイスで実現し性能比較をするとともに処理ステップ毎に可視化できるようなハードウェア構成とする。また、特徴などを解説できる資料の作成を行う。
研究結果 :
1. 2進数で与えられた値を10進数に変換する方法として、一般的に考えられる減算法と高速な計算ができるシフト演算法の2つについてプログラミングし、FPGAで動作させることによって演算速度の違いを体感できるシステムを構築することができた。また、論理シミュレーションによって2つのアルゴリズムの動作速度やハードウェアの使用面積などを評価でき、短時間で効果的な実習を可能とすることができた。
2. 種々のソーティングアルゴリズムについてプログラミングし、論理シミュレーションによって演算終了までの演算速度の比較を行うことができるとともに、演算過程および3段階前までの演算履歴を可視化できるシステムを製作し、アルゴリズムだけでなく表示システムの制御と併せて学習できる実習環境を提供することができるシステムを構築できた。
|
Report
(1 results)
Research Products
(1 results)
