Study of an architecture which leverages ultra-wide bandwidth I/O
| Project/Area Number | 16H02793 |
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Computer system
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
工藤 知宏 東京大学, 情報基盤センター, 教授 (00234451)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高野 了成 国立研究開発法人産業技術総合研究所, 情報・人間工学領域, 研究グループ長 (10509516)
並木 周 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 副研究部門長 (30415723)
鯉渕 道紘 国立情報学研究所, 大学共同利用機関等の部局等, 准教授 (40413926)
天野 英晴 慶應義塾大学, 理工学部(矢上), 教授 (60175932)
松谷 宏紀 慶應義塾大学, 理工学部(矢上), 准教授 (70611135)
石井 紀代 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (90612177)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Project Status |
Granted(Fiscal Year 2018)
|
| Budget Amount *help |
¥17,030,000 (Direct Cost : ¥13,100,000、Indirect Cost : ¥3,930,000)
Fiscal Year 2018 : ¥4,940,000 (Direct Cost : ¥3,800,000、Indirect Cost : ¥1,140,000)
Fiscal Year 2017 : ¥6,500,000 (Direct Cost : ¥5,000,000、Indirect Cost : ¥1,500,000)
Fiscal Year 2016 : ¥5,590,000 (Direct Cost : ¥4,300,000、Indirect Cost : ¥1,290,000)
|
|---|
| Keywords | 計算機アーキテクチャ / 光ネットワーク / 計算機システム / 高性能計算 / ポストムーア / 通信方式 / 光インターコネクト / サーキットスイッチ |
|---|
| Outline of Annual Research Achievements |
評価環境については、NetFPGA 2 セットを導入し、10GBASE-ER のSFP+で対向接続して、相互に通信できるようにし、評価に向けて環境を整え整備した。
通信方式については、広帯域I/O と計算回路やメモリとの接続法の検討を行った。現在の並列計算機での通信は、メモリからメモリへデータをコピーする方法をとっている。しかし、将来メモリのアクセス帯域に対して通信の帯域が相対的に大きくなると、メモリのアクセス帯域によって通信の帯域が制限されてしまう。これを避ける手法として、計算エレメント間で同一クロックソースを用いることで、計算エレメント間のフローコントロールを排除した通信方式の設計を行った。これは、チップ内のALUなどの論理回路内部でデータを受け渡すのと同様に、チップをまたがる回路間で同期してデータを受け渡す方式である。同一クロックソースを用いることにより、送信側のクロック周波数が受信側のクロック周波数と同一であることが保証でき、送信側と受信側の回路が決定的な動作をすれば、送ったデータが受信側に確実に受け渡され、フローコントロールを行う必要がなくなる。この方法を用いれば、チップ間の伝送に用いられる高速シリアル信号に多数のチップ内信号を決定的に重畳して送受することで、メモリアクセスの帯域に制限されずに広帯域のチップ間通信性能を活用することができる。また、本方式を用いることにより、通信時のシステムソフトウェアの介在を無くすことができる。
光通信方式については、波長多重を用いて10Tbpsクラスの通信を実現する方法と、その際の光スイッチの制御方法について検討を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2 : Research has progressed on the whole more than it was originally planned.
Reason
初年度は評価環境の構築が主要な目標であったが、この目標は達成できた。また、通信方式の基本設計も終えることができた。
|
| Strategy for Future Research Activity |
高速シリアル信号を用いて複数の計算エレメントを連携させる方式をFPGA上に実装して評価する。サーキットスイッチと時分割多重(TDM)を組み合わせることにより、多波長光サーキットネットワークをエミュレートし、決定的な振る舞いをする回路と広帯域通信を組み合わせることで高い性能が得られることを示す。
|
Report
(1results)
Research Products
(6results)
