Precise structure control of 3-dimensional integration CMOS using high mobility materials through layer transfer

• Project/Area Number: 17H06148
• Research Category: Grant-in-Aid for Scientific Research (S)
• Allocation Type: Single-year Grants
• Research Field: Electronic materials/Electric materials
• Research Institution: The University of Tokyo
• Principal Investigator: 高木 信一 東京大学, 大学院工学系研究科(工学部), 教授 (30372402)
• Co-Investigator(Kenkyū-buntansha): 前田 辰郎 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究主幹 (40357984) ; 入沢 寿史 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (40759940)
• Project Period (FY): 2017-05-31 – 2022-03-31
• Project Status: Granted (Fiscal Year 2020)
• Budget Amount: ¥206,570,000 (Direct Cost: ¥158,900,000、Indirect Cost: ¥47,670,000); Fiscal Year 2021: ¥33,540,000 (Direct Cost: ¥25,800,000、Indirect Cost: ¥7,740,000); Fiscal Year 2020: ¥32,240,000 (Direct Cost: ¥24,800,000、Indirect Cost: ¥7,440,000); Fiscal Year 2019: ¥34,710,000 (Direct Cost: ¥26,700,000、Indirect Cost: ¥8,010,000); Fiscal Year 2018: ¥39,910,000 (Direct Cost: ¥30,700,000、Indirect Cost: ¥9,210,000); Fiscal Year 2017: ¥66,170,000 (Direct Cost: ¥50,900,000、Indirect Cost: ¥15,270,000)
• Keywords: MOSFET / ゲルマニウム / III-V族半導体 / Ge / III-V半導体

Outline of Annual Research Achievements

(1) layer transferによるチャネル形成技術・・・(100)面と(111)面Ge基板に対し、smart cutによるGOI形成条件の最適化を行い、酸素イオン注入条件とアニール条件の絞り込みを進めた。また酸化濃縮法により圧縮ひずみGOI構造が形成でき、10nm以下の極薄膜でもひずみが維持できることを示した。ELO法によるlayer transferでは、HELLO法によりGOI構造の膜厚揺らぎを効果的に低減できることがわかった。その結果、10nm以下の極薄膜領域ではGe薄膜の均一性が移動度特性を大きく支配することが明らかになった。一方、III-V-On-Insulator構造の実現のため、InAs基板にsmart cut 技術を適用し、(111)面を用いることで、(100)面よりも膜厚平坦性、均一性に優れたInAs-OI構造が実現できることを明らかにした。
(2)　低温SD形成と3次元CMOSコテクティビティ技術・・・III-Vチャネルに対する低温SD形成技術として、InAsチャネルに対し、Niとの合金であるNi-InAsをSDとするメタルSD構造を検討した。この構造で問題となるNi-InAs/InAsとのコンタクト抵抗とNi-InAs層の抵抗を精密に評価することができる、InAs-OI構造を用いた新しい寄生抵抗評価手法を提案し、コンタクト抵抗の実測に成功した。
(3)　高品質MOS界面形成技術・・・Ge MOS界面特性向上の点で重要な遅い準位に関し、新しい評価手法を提案し、膜中に存在している遅い準位と高電圧ストレス条件で発生する遅い準位の分離に成功すると共に、遅い準位低減のための指針を提示した。また、III-V MOS界面準位形成の機構を明らかにするために、電子電流と正孔電流と生成界面準位との関係を調べ、正孔電流との間に強い相関があることを明らかにした。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

(1) layer transferによるチャネル形成技術・・・高性能GOI n-MOSFETが期待できる(111)面に対しても、良好なGOI層が形成できるsmart cutとアニーリングの条件を見出すことができた。また、高性能GOI p-MOSFETが期待できる(110)面に対しても酸化濃縮法の検討を開始した。更に、GOI構造においてLayer transfer時のバック界面の形成方法について検討を行い、バック界面にSiのパッシべーション層を挿入することでホール移動度の低減を抑制できることを明らかにした。III-V-OI構造向けのドナー基板形成技術として、GaSb基板上InAs/GaSbヘテロ接合の結晶成長に取り組み、基板成長前表面処理・成長条件の最適化を行った結果、表面ラフネス2nm程度まで低減したことで、転写への準備が整った所である。
(2) 低温SD形成と3次元CMOSコテクティビティ技術・・・3次元積層構造での低温SD形成では、メタルと半導体との合金からなるメタルSD構造が最も有望であるが、懸念点の一つは半導体層とのコンタクト抵抗である。今回想定しているIII-V nMOSFETやGe p-MOSFETでは、それなりに低いコンタクト抵抗値が想定されるので、比較的低い抵抗領域で精度の高いコンタクト抵抗測定手法の確立が必須であった。今回、極薄OI構造を用いて高精度にコンタクト抵抗を測定できる評価素子構造を考案し、実際に高精度な評価ができることを実証した。
(3) 高品質MOS界面形成技術・・・Ge MOS界面欠陥の低減に関し、Yなどの元素がGe酸化膜ネットワークの強化に役立つことが明らかになった。また、InGaAs/InAs MOS界面に関しては、界面準位生成に関して、正孔電流の重要性が明らかとなり、ゲート電極の選択など正孔電流低減の可能性を図るべきであることが分かった。

Strategy for Future Research Activity

(1) layer transferによるチャネル形成技術・・・Geへのsmart cut技術の適用に関しては、GOI 上のMOSFET作製プロセスの最適化を進め、優れた素子特性の実現を目指す。また、平坦性の向上と均一な薄膜化手法を開発して、極薄(100)/(111)GOI MOSFETの素子動作を実現する。酸化濃縮法を用いたGOI構造に関しては、(110)GOI MOSFETの実証を目指す。一方、smart cut 法によるInAs-OI構造に関して、CMPプロセスの最適化により平坦性に優れた薄膜InAs-OI構造の実現を目指すと共に、キャリア濃度の低減など電気特性の改善を進める。更に、ELO法に用いるドナー基板の形成技術の高度化(エピ構造、平坦性など)とIII-V-OI構造の作製、面方位を変えた基板を利用してELO法に用いるドナー基板の形成を行う。加えて、超薄膜化によるバンド構造等の評価を進める。
(2) 低温SD形成と3次元CMOSコテクティビティ技術・・・InAs-OI構造におけるメタルSD構造のコンタクト低減手法を探索すると共に、金属とGOI層との合金によるメタルSDを用いたGOI構造に対しても、同様の寄生抵抗の評価を進める。また、III-V/Geスタック構造でのメタルSD形成について、具体的な検討を始める。更に、3次元CMOS構造のための転写材料の最適化と2階層化を進める。2階層化した上下の半導体層に対してViaを介して電気的なコンタクトを形成する手法を開発し、デバイス動作実証を目指す。
(3) 高品質MOS界面形成技術・・・(100)/(111)Ge MOS界面に関し、高い電子移動度を実現するためのMOS界面形成方法を検討する。また、InGaAsやGaSbに関して、ALD前の表面処理を含めて、界面準位低減の方法を検討すると共に、界面準位の形成機構の明確化を進める。

Research Products

• [Journal Article] Impact of SiGe Layer Thickness in Starting Substrates on Strained Ge-on-Insulator pMOSFETs Fabricated by Ge Condensation Method (2019)
  • Author(s): K.-W. Jo, W.-K. Kim, M. Takenaka and S. Takagi
  • Journal Title: Applied Physics Letters Volume: 114 Pages: 062101-062101
  • DOI: 10.1063/1.5068713
  • Peer Reviewed / Int'l Joint Research
• [Journal Article] InGaSb-on-insulator p-channel metal-oxide-semiconductor field-effect transistors on Si fabricated by direct wafer bonding (2019)
  • Author(s): M. Yokoyama, H. Yokoyama, M. Takenaka and S. Takagi
  • Journal Title: J. Appl. Phys. Volume: 125 Pages: 114501-114501
  • DOI: 10.1063/1.5049518
  • Peer Reviewed
• [Journal Article] Ultra-Low Power III-V-Based Mosfets and Tunneling FETs (2018)
  • Author(s): S. Takagi, D.-h. Ahn, T. Gotow, C. Yokoyama, C.-Y. Chang, K. Endo, K. Katoh and M. Takenaka
  • Journal Title: ECS Transactions Volume: 85 Pages: 27-37
  • DOI: 10.1149/08508.0027ecst
  • Peer Reviewed
• [Journal Article] Pre-treatment Effects on high-k/InxGa1-xAs MOS Interface Properties and their Physical Model (2018)
  • Author(s): C. Yokoyama, C.-Y. Change, M. Takenaka, and S. Takagi
  • Journal Title: IEEE Journal of the Electron Devices Society Volume: 6 Pages: 487-493
  • DOI: 10.1109/jeds.2017.2760344
  • Peer Reviewed
• [Journal Article] Impact of atomic layer deposition high k films on slow trap density in Ge MOS interfaces with GeOx interfacial layers formed by plasma pre-oxidation (2018)
  • Author(s): M. Ke, M. Takenaka, and S. Takagi
  • Journal Title: IEEE Journal of the Electron Devices Society Volume: 6 Pages: 950-955
  • DOI: 10.1109/jeds.2018.2822758
  • Peer Reviewed
• [Journal Article] Relationship between interface state generation and substrate hole current in InGaAs metal-oxide-semiconductor (MOS) interfaces (2018)
  • Author(s): S.-H. Yoon, D.-H. Ahn, M. Takenaka and S. Takagi
  • Journal Title: J. Appl. Phys. Volume: 123 Pages: 234502-234502
  • DOI: 10.1063/1.5031052
  • Peer Reviewed
• [Journal Article] Ultrathin-body Ge-On-Insulator MOSFET and TFET technologies (2018)
  • Author(s): S. Takagi, W.-K. Kim, K.-W. Jo, R. Matsumura, R. Takaguchi, T. Katoh, T.-E. Bae, K. Kato and M. Takenaka
  • Journal Title: ECS Transactions Volume: 86 Pages: 75-86
  • DOI: 10.1149/08607.0075ecst
  • Peer Reviewed
• [Journal Article] Physical Mechanisms of Mobility Enhancement in Ultrathin Body GeOI pMOSFETs Fabricated by HEtero-Layer-Lift-Off Technology (2018)
  • Author(s): W. H. Chang, T. Irisawa, H. Ishii, N. Uchida and T. Maeda
  • Journal Title: IEEE Transactions on Electron Devices Volume: 66 Pages: 1182-1188
  • DOI: 10.1109/ted.2019.2895349
  • Peer Reviewed
• [Journal Article] High performance UTB GeOI n and pMOSFETs featuring HEtero-Layer-Lift-Off (HELLO) technology (2018)
  • Author(s): W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, H. Ota, H. Takagi, Y. Kurashima, N. Uchida, and T. Maeda
  • Journal Title: ECS Transactions Volume: 86 Pages: 25-34
  • DOI: 10.1149/08610.0025ecst
  • Peer Reviewed
• [Journal Article] Ultra-thin germanium-tin on insulator structure through direct bonding technique (2018)
  • Author(s): T. Maeda, W. H. Chang, T. Irisawa, H. Ishii, H. Oka, M. Kurosawa, Y. Imai, O. Nakatsuka and N. Uchida
  • Journal Title: Semiconductor Science and Technology Volume: 33
  • DOI: 10.1088/1361-6641/aae620
  • Peer Reviewed
• [Journal Article] MOS Interface Defect Control in Ge/IIIV Gate Stacks (2018)
  • Author(s): S. Takagi, M. Ke, C. Y. Chang, C. Yokoyama, M. Yokoyama, T. Gotow, K. Nishi, and M. Takenaka
  • Journal Title: ECS Transactions Volume: 80 (1) Pages: 109-118
  • DOI: 10.1149/08001.0109ecst
  • Peer Reviewed
• [Journal Article] Impact of La2O3/InGaAs MOS Interfaces on the Performance of InGaAs MOSFETs (2017)
  • Author(s): C.-Y. Chang, C. Yokoyama, M. Takenaka, Member and S. Takagi
  • Journal Title: IEEE Trans. Electron Devices Volume: 64 Pages: 2519-2525
  • DOI: 10.1109/ted.2017.2696741
  • Peer Reviewed
• [Journal Article] Reduction of slow trap density of Al2O3/GeOx/n-Ge MOS interfaces by inserting ultrathin Y2O3 interfacial layers (2017)
  • Author(s): M. Ke, M. Takenaka and S. Takagi
  • Journal Title: Microelectronic Eng. Volume: 178 Pages: 132-136
  • DOI: 10.1016/j.mee.2017.04.021
  • Peer Reviewed
• [Journal Article] Interface state generation of Al2O3/InGaAs MOS structures by electrical stress (2017)
  • Author(s): S. -H. Yoon, C.-Y. Chang, D. H. Ahn, M. Takenaka and S. Takagi
  • Journal Title: Microelectronic Eng. Volume: 178 Pages: 313-317
  • DOI: 10.1016/j.mee.2017.05.015
  • Peer Reviewed
• [Journal Article] Modulation of sub-threshold properties of InGaAs MOSFETs by La2O3 gate dielectrics (2017)
  • Author(s): C.-Y. Chang, K. Endo, K. Kato, M. Takenaka and S. Takagi
  • Journal Title: AIP Advances Volume: 7 Pages: 095215-095215
  • DOI: 10.1063/1.4999958
  • Peer Reviewed
• [Journal Article] First Experimental Observation of Channel Thickness Scaling Induced Electron Mobility Enhancement in UTB-GeOI nMOSFETs (2017)
  • Author(s): W.-H. Chang, T. Irisawa, H. Ishii, H. Hattori, H. Ota, H. Takagi, Y. Kurashima, N. Uchida, and T. Maeda
  • Journal Title: IEEE Trans. Electron Devices Volume: 64 Pages: 4615-4621
  • DOI: 10.1109/ted.2017.2756061
  • Peer Reviewed
• [Presentation] Spin on Glassからの固相拡散によるGe中のn型不純物拡散挙動 (2019)
  • Author(s): 高口遼太郎，竹中充, 高木信一
  • Organizer: 第66回応用物理学会春季学術講演会
• [Presentation] Impact of metal gate electrodes on electrical properties of Y2O3/Si0.78Ge0.22 gate stacks (2019)
  • Author(s): T. Lee, M. Takenaka, and S. Takagi
  • Organizer: 第66回応用物理学会春季学術講演会
• [Presentation] Improvement of material quality of (100) and (111) Ge-on-insulator substrates fabricated by smart-cut technology (2019)
  • Author(s): C.-M. Lim, M. Takenaka and S. Takagi
  • Organizer: 3rd Electron Devices Technology and Manufacturing (EDTM) Conference
  • Int'l Joint Research
• [Presentation] 性能限界を越えるCMOS デバイス技術 (2019)
  • Author(s): 高木信一
  • Organizer: 名古屋大学シリコンフロンティア・特別研究会, ～特定領域研究『ポストスケール』から10年を超えて～
  • Invited
• [Presentation] Ultra-Low Power III-V-Based Mosfets and Tunneling FETs (2018)
  • Author(s): S. Takagi, D.-h. Ahn, T. Gotow, C. Yokoyama, C.-Y. Chang, K. Endo, K. Katoh and M. Takenaka
  • Organizer: 233rd Electrochemical Society (ECS) Meeting, H02 - Advanced CMOS-Compatible Semiconductor Devices 18
  • Int'l Joint Research / Invited
• [Presentation] Hole mobility enhancement in extremely-thin-body strained GOI and SGOI pMOSFETs by improved Ge condensation method (2018)
  • Author(s): K.-W. Jo, W.-K. Kim, M. Takenaka, and S. Takagi
  • Organizer: Symposia on VLSI Technology
  • Int'l Joint Research
• [Presentation] MOS Device Technology using Alternative Channel Materials for Low Power Logic LSI (2018)
  • Author(s): S. Takagi, K. Kato, W.-K. Kim, K.-w. Jo, R. Matsumura, R. Takaguchi, D.-H. Ahn, T. Gotow and M. Takenaka
  • Organizer: 48th European Solid-State Device Research Conference (ESSDERC)
  • Int'l Joint Research / Invited
• [Presentation] Fabrication of InAs-on-Insulator structures by Smart Cut method with room temperature hydrogen implantation (2018)
  • Author(s): K. Sumita, K. Kato, M. Takenaka and S. Takagi
  • Organizer: 2018 International Conference on Solid State Devices and Materials (SSDM)
  • Int'l Joint Research
• [Presentation] InGaAs nチャネルMOSFETにおける界面準位発生と基板ホール電流の関係 (2018)
  • Author(s): 尹尚希, 張志宇, 安大煥, 竹中充, 高木信一
  • Organizer: 第79回応用物理学会秋季学術講演会
• [Presentation] Impact of SiGe Layer Thickness in Starting Substrates on Properties of Ultrathin Body Ge-on-insulator pMOSFETs fabricated by Ge Condensation (2018)
  • Author(s): Kwang-Won Jo, Wu-Kang Kim, Mitsuru Takenaka and Shinichi Takagi
  • Organizer: 第79回応用物理学会秋季学術講演会
• [Presentation] Improvement of SiGe MOS Interfaces Properties by TiN/Y2O3 Gate Stacks (2018)
  • Author(s): T. Lee, K. Kato, M. Ke, M. Takenaka, and S. Takagi
  • Organizer: 第79回応用物理学会秋季学術講演会
• [Presentation] Ultrathin-body Ge-On-Insulator MOSFET and TFET technologies (2018)
  • Author(s): S. Takagi, W.-K. Kim, K.-W. Jo, R. Matsumura, R. Takaguchi, T. Katoh, T.-E. Bae, K. Kato and M. Takenaka
  • Organizer: AiMES 2018 (ECS and SMEQ Joint International Meeting), Symposium G03: SiGe, Ge, and Related Materials: Materials, Processing, and Devices
  • Int'l Joint Research / Invited
• [Presentation] MOSトランジスタにおけるキャリアのフォノン散乱 (2018)
  • Author(s): 高木信一
  • Organizer: 応用物理学会第212回シリコンテクノロジー分科会研究集会
  • Invited
• [Presentation] Characterization and understanding of slow traps in GeOx-based n-Ge MOS interfaces (2018)
  • Author(s): M. Ke, P. Cheng, K. Kato, M. Takenaka, and S. Takagi
  • Organizer: IEEE International Electron Devices Meeting (IEDM)
  • Int'l Joint Research
• [Presentation] Correlation of interface state generation and InGaAs MOS interface properties (2018)
  • Author(s): S.-H. Yoon, D.-H. Ahn, C. Yokoyama, M. Takenaka, and S. Takagi
  • Organizer: 49th IEEE Semiconductor Interface Specialists Conference (SISC)
  • Int'l Joint Research
• [Presentation] Reduction in interface trap density of TiN/Y2O3/Si0.62Ge0.38 gate stacks with high temperature PMA (2018)
  • Author(s): T.-E. Lee, M. Ke, K. Kato, M. Takenaka, and S. Takagi
  • Organizer: 49th IEEE Semiconductor Interface Specialists Conference (SISC)
  • Int'l Joint Research
• [Presentation] HEtero-Layer-Lift-Off (HELLO) technology for enhanced hole mobility in UTB GeOI pMOSFETs (2018)
  • Author(s): W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, N. Uchida and T. Maeda
  • Organizer: 2018 International Symposium on VLSI Technology, Systems and Applications
  • Int'l Joint Research
• [Presentation] Ultra-thin germanium-tin on insulator structure through direct bonding technique (2018)
  • Author(s): T. Maeda, W. H. Chang, T. Irisawa, H. Ishii, H. Oka, M. Kurosawa, Y. Imai, O. Nakatsuka and N. Uchida
  • Organizer: ISTDM/ICSI 2018
  • Int'l Joint Research
• [Presentation] Significant Performance Enhancement of UTB GeOI pMOSFETs by Advanced Channel Formation Technologies (2018)
  • Author(s): W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, N. Uchida and T. Maeda
  • Organizer: Symposia on VLSI Technology
  • Int'l Joint Research
• [Presentation] Electron and Acoustic Phonon Confinement in Ultrathin-Body Ge on Insulator (2018)
  • Author(s): V. Poborchii, W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, N. Uchida, J. Groenen, P. Geshev and T. Maeda
  • Organizer: 2018 International Conference on Solid State Devices and Materials (SSDM)
  • Int'l Joint Research
• [Presentation] High performance UTB GeOI n and pMOSFETs featuring HEtero-Layer-Lift-Off (HELLO) technology (2018)
  • Author(s): W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, H. Ota, H. Takagi, Y. Kurashima, N. Uchida, and T. Maeda
  • Organizer: AiMES 2018 (ECS and SMEQ Joint International Meeting), Symposium G03: SiGe, Ge, and Related Materials: Materials, Processing, and Devices
  • Int'l Joint Research / Invited
• [Presentation] UTB-GeOI構造の超平坦化による正孔移動度向上 (2018)
  • Author(s): 張 文馨, 入沢 寿史, 石井 裕之, 内田 紀行, 前田 辰郎
  • Organizer: 第79回応用物理学会秋季学術講演会
• [Presentation] チャネル形成技術の高度化による極薄GeOI pMOSFETsの性能向上 (2018)
  • Author(s): 張 文馨, 入沢 寿史, 石井 裕之, 内田 紀行, 前田 辰郎
  • Organizer: 第210回シリコンテクノロジー研究集会
  • Invited
• [Presentation] モノリシック3D CMOS に向けたUTB-GeOI 構造の開発 (2018)
  • Author(s): 前田 辰郎, 張 文馨, 入沢 寿史, 石井 裕之, 内田 紀行
  • Organizer: 第24回電子デバイス界面テクノロジー研究会
• [Presentation] UTB-GeOIチャネル構造における裏面Siパッシベーションの効果 (2018)
  • Author(s): 張 文馨, 入沢 寿史, 石井 裕之, 内田 紀行, 前田 辰郎
  • Organizer: 第66回応用物理学会春季学術講演会
• [Presentation] Ge基板の平坦化RTAを用いたin-situ Ge MOS構造の作製 (2018)
  • Author(s): 石井 寛仁，張 文馨, 石井 裕之, 森田行則，遠藤聡, 藤代博記，前田 辰郎
  • Organizer: 第66回応用物理学会春季学術講演会
• [Presentation] ECRプラズマ酸化によるALD high-k/GeOx/Ge界面の遅い準位起源 (2018)
  • Author(s): 柯夢南, 竹中充, 高木信一
  • Organizer: 電子デバイス界面テクノロジー研究会―材料・プロセス・デバイス特性の物理―（第23回研究会）
• [Presentation] Extremely-Thin Body GOI structures and MOSFETs (2018)
  • Author(s): S. Takagi, W.-K. Kim, K. Jo, X. Yu and M. Takenaka
  • Organizer: 11th International WorkShop on New Group IV Semiconductor Nanoelectronics
  • Int'l Joint Research / Invited
• [Presentation] Ge系デバイスのヘテロジニアスインテグレーション技術 (2018)
  • Author(s): 前田辰郎
  • Organizer: 電子情報通信学会 システムナノ技術に関する時限研究専門委員会第3回研究会
  • Invited
• [Presentation] Physical origins of slow traps for ALD high-k dielectrics on GeOx/Ge interfaces (2018)
  • Author(s): M. Ke, K. Kato, M. Takenaka and S. Takagi
  • Organizer: 第65回応用物理学会春季学術講演会
• [Presentation] Al2O3/p-InxGa1-xAs MOS界面に与える前処理の効果 (2018)
  • Author(s): 横山千晶，張志宇，加藤公彦, 竹中充，高木信一
  • Organizer: 第65回応用物理学会春季学術講演会
• [Presentation] Smart Cut法を用いたInAs on Insulator構造の作製 (2018)
  • Author(s): 隅田圭, 竹中充, 高木信一
  • Organizer: 第65回応用物理学会春季学術講演会
• [Presentation] Ge MOSFETへの期待と課題 (2018)
  • Author(s): 高木信一, 曺光元, 金佑彊, 柯夢南, 加藤公彦, 竹中充
  • Organizer: 第65回応用物理学会春季学術講演会
  • Invited
• [Presentation] High quality UTB GeOI by HEtero-Layer-Lift-Off (HELLO) technology for future Ge CMOS application (2018)
  • Author(s): W.-H. Chang, T. Irisawa, H. Ishii, H. Hattori, Hi. Ota, H. Takagi, Y. Kurashima, N. Uchida, T. Maeda
  • Organizer: 第65回応用物理学会春季学術講演会
• [Presentation] 超薄膜ゲルマニウムのバンド構造 (2018)
  • Author(s): 前田辰郎, 張文馨, 入沢寿史, 石井裕之, 服部浩之, 内田紀行, 山内 淳
  • Organizer: 第65回応用物理学会春季学術講演会
  • Invited
• [Presentation] Ultra-Low Power III-V-Based Mosfets and Tunneling FETs (2018)
  • Author(s): S. Takagi, D.-H. Ahn, T. Gotow, C. Yokoyama, C.-Y. Chang, K. Endo, K. Katoh and M. Takenaka
  • Organizer: 233rd Electrochemical Society (ECS) Meeting, H02 - Advanced CMOS-Compatible Semiconductor Devices 18
  • Int'l Joint Research / Invited
• [Presentation] Ultrathin-body Ge-On-Insulator MOSFET and TFET technologies (2018)
  • Author(s): S. Takagi, W.-K. Kim, K.-W. Jo, R. Matsumura, R. Takaguchi, T. Katoh, T.-E. Bae, K. Kato and M. Takenaka
  • Organizer: 234th Electrochemical Society (ECS) Meeting, Symposium G03: SiGe, Ge, and Related Materials: Materials, Processing, and Devices
  • Int'l Joint Research / Invited
• [Presentation] High Performance 4.5-nm-Thick Compressively-Strained Ge-on-Insulator pMOSFETs Fabricated by Ge Condensation with Optimized Temperature Control (2017)
  • Author(s): W.-K. Kim, M. Takenaka and S. Takagi
  • Organizer: Sympia on VLSI technology
  • Int'l Joint Research
• [Presentation] First Experimental Observation of Channel Thickness Scaling Induced Electron Mobility Enhancement in UTB-GeOI nMOSFETs (2017)
  • Author(s): W. H. Chang, T. Irisawa, H. Ishii, H. Hattori, H. Ota, H. Takagi, Y. Kurashima, N. Uchida and T. Maeda
  • Organizer: Sympia on VLSI technology
  • Int'l Joint Research
• [Presentation] Low power III-V MOSFETs and TFETs on Si platform (2017)
  • Author(s): S. Takagi and M. Takenaka
  • Organizer: 9th International Conference on Materials for Advanced Technologies
  • Int'l Joint Research / Invited
• [Presentation] Interface state generation of Al2O3/InGaAs MOS structures by electrical stress (2017)
  • Author(s): S.-H. Yoon, C.-Y. Chang, D. H. Ahn, M. Takenaka and S. Takagi
  • Organizer: 20th Conference on Insulating Films on Semiconductors (INFOS 2017)
  • Int'l Joint Research
• [Presentation] Reduction of slow trap density of Al2O3/GeOx/n-Ge MOS interfaces by inserting ultrathin Y2O3 interfacial layers (2017)
  • Author(s): M. Ke, M. Takenaka, and S. Takagi
  • Organizer: 20th Conference on Insulating Films on Semiconductors (INFOS 2017)
  • Int'l Joint Research
• [Presentation] Understanding of slow traps generation in plasma oxidation GeOx/Ge MOS interfaces with ALD high-k layers (2017)
  • Author(s): M. Ke, M. Takenaka and S. Takagi
  • Organizer: 47th European Solid-State Device Research Conference (ESSDERC)
  • Int'l Joint Research
• [Presentation] Advanced Devices and Materials for Future CMOS-based IC Technologies (2017)
  • Author(s): S. Takagi
  • Organizer: International Electron Devices and Materials Symposium (IEDMS) 2017
  • Int'l Joint Research / Invited
• [Presentation] ALD Al2O3/GeOx/Ge界面の電子と正孔に対する遅い準位の物理的起源に関する考察 (2017)
  • Author(s): 柯夢南, 竹中充, 高木信一
  • Organizer: 第78回応用物理学会 秋季学術講演会
• [Presentation] 冷却レートを低減した酸化濃縮プロセスにより作製した高圧縮ひずみGOI pMOSFET (2017)
  • Author(s): 金佑彊, 竹中充, 高木信一
  • Organizer: 第78回応用物理学会 秋季学術講演会
  • Invited
• [Presentation] プラズマ酸化による酸化濃縮GOI層の薄膜化により作製した極薄ひずみGOI pMOSFETs (2017)
  • Author(s): 金佑彊, 竹中充, 高木信一
  • Organizer: 第78回応用物理学会 秋季学術講演会
• [Presentation] 電気ストレスによるAl2O3/InGaAs MOS界面における界面準位発生 (2017)
  • Author(s): 尹尚希, 張志宇, 安大煥, 竹中充, 高木信一
  • Organizer: 第78回応用物理学会 秋季学術講演会
• [Presentation] Effect of SiGe Layer Thickness in Starting Substrate on Electrical Properties of Ultrathin Body Ge-on-insulator pMOSFET fabricated by Ge Condensation (2017)
  • Author(s): K.-W. Jo, W.-K. Kim, M. Takenaka and S. Takagi
  • Organizer: 第78回応用物理学会 秋季学術講演会
• [Presentation] Effect of SiGe Layer Thickness in Starting Substrate on Electrical Properties of Ultrathin Body Ge-on-insulator pMOSFET fabricated by Ge Condensation (2017)
  • Author(s): K.-W. Jo, W.-K. Kim, M. Takenaka and S. Takagi
  • Organizer: 2017 International Conference on Solid State Devices and Materials (SSDM)
  • Int'l Joint Research
• [Presentation] Advanced MOS device technology (2017)
  • Author(s): S. Takagi
  • Organizer: 2017 International Conference on Solid State Devices and Materials (SSDM)
  • Int'l Joint Research / Invited
• [Presentation] Advanced MOS device technology for ultra-low power IoT applications (2017)
  • Author(s): S. Takagi
  • Organizer: 12th VDEC D2T Symposium
  • Invited
• [Presentation] MOS Interface Defect Control in Ge/IIIV Gate Stacks (2017)
  • Author(s): S. Takagi, M. Ke, C. Y. Chang, C. Yokoyama, M. Yokoyama, T. Gotow, K. Nishi, and M. Takenaka
  • Organizer: 232nd Electrochemical Society (ECS) Meeting, D01: Semiconductors, Dielectrics, and Metals for Nanoelectronics 15: In Memory of Samares Kar
  • Int'l Joint Research / Invited
• [Presentation] Ultra-low power MOSFET and Tunneling FET technologies using III-V and Ge (2017)
  • Author(s): S. Takagi and M. Takenaka
  • Organizer: 2017 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS)
  • Int'l Joint Research / Invited
• [Presentation] Pre-cleaning Effects for Al2O3/p-InxGa1-xAs MOS Interfaces (2017)
  • Author(s): C. Yokoyama, C.-Y. Chang, M. Takenaka, and S. Takagi
  • Organizer: 48th IEEE Semiconductor Interface Specialists Conference (SISC)
  • Int'l Joint Research
• [Presentation] Discrimination of pre-existing and generated slow traps under electrical stress in Al2O3/GeOx/n-Ge gate stacks with plasma oxidation process (2017)
  • Author(s): M. Ke, M. Takenaka, and S. Takagi
  • Organizer: 48th IEEE Semiconductor Interface Specialists Conference (SISC)
  • Int'l Joint Research
• [Presentation] Relationship between interface state generation and substrate hole current in InGaAs n-channel MOSFETs (2017)
  • Author(s): S.-H. Yoon, D.-H. Ahn, M. Takenaka, and S. Takagi
  • Organizer: 48th IEEE Semiconductor Interface Specialists Conference (SISC)
  • Int'l Joint Research